搜索结果

找到约 4,945 项符合 VHDL-Cookbook 的查询结果

VHDL/FPGA/Verilog 大学vhdl语言实验大全,基于max-plus2平台,内有8-3译码器,8位加法器,数字钟

大学vhdl语言实验大全,基于max-plus2平台,内有8-3译码器,8位加法器,数字钟,数码显示,74ls138,8,4位计数器,d,rs触发器,加法器,交通灯等,此原码基于长江大学可编程器件实验箱,如要运行在其他平台上需要重新定义管脚
https://www.eeworm.com/dl/663/146918.html
下载: 88
查看: 1078

VHDL/FPGA/Verilog 出租车计价器VHDL程序与仿真

出租车计价器VHDL程序与仿真,vhdl源码,对设计这方面的同志们具有很好的参考价值
https://www.eeworm.com/dl/663/147013.html
下载: 101
查看: 1056

VHDL/FPGA/Verilog 自动售货机VHDL程序与仿真

自动售货机VHDL程序与仿真,源码,具有很高的参考价值!
https://www.eeworm.com/dl/663/147015.html
下载: 164
查看: 1070

VHDL/FPGA/Verilog MPSK调制与解调VHDL程序与仿真,具有很高的参考价值!!vhdl代码!

MPSK调制与解调VHDL程序与仿真,具有很高的参考价值!!vhdl代码!
https://www.eeworm.com/dl/663/147016.html
下载: 177
查看: 1048

VHDL/FPGA/Verilog 用VHDL编写的数字时钟,可变宽度脉冲产生器

用VHDL编写的数字时钟,可变宽度脉冲产生器
https://www.eeworm.com/dl/663/147268.html
下载: 109
查看: 1110

VHDL/FPGA/Verilog 用vhdl实现占空比1:1的通用分频模块

用vhdl实现占空比1:1的通用分频模块,非常实用,欢迎大家下载
https://www.eeworm.com/dl/663/147472.html
下载: 169
查看: 1058

VHDL/FPGA/Verilog 用vhdl实现一个fir滤波器 设计要求: 1.最小阻带衰减-30db。 2.带内波动小于1db. 3.用MATLIB与MAXPLUS2联合设计与仿真

用vhdl实现一个fir滤波器 设计要求: 1.最小阻带衰减-30db。 2.带内波动小于1db. 3.用MATLIB与MAXPLUS2联合设计与仿真
https://www.eeworm.com/dl/663/147654.html
下载: 104
查看: 1165

嵌入式/单片机编程 使用vhdl语言编写的交通灯控制程序

使用vhdl语言编写的交通灯控制程序,带有完整的实验报告。
https://www.eeworm.com/dl/647/147840.html
下载: 25
查看: 1043

VHDL/FPGA/Verilog 使用vhdl语言写的fpga的应用程序

使用vhdl语言写的fpga的应用程序,使献策内容为等精度频率计
https://www.eeworm.com/dl/663/147842.html
下载: 38
查看: 1063

VHDL/FPGA/Verilog 使用Vhdl语言编写的FPGA应用程序

使用Vhdl语言编写的FPGA应用程序,实现的内容是100进制计数器
https://www.eeworm.com/dl/663/147843.html
下载: 57
查看: 1113