用vhdl实现一个fir滤波器 设计要求: 1.最小阻带衰减-30db。 2.带内波动小于1db. 3.用MATLIB与MAXPLUS2联合设计与仿真 VHDL/FPGA/Verilog 4 K 104 次下载 2013-12-19