搜索结果
找到约 5,351 项符合
VHDL SDRAM 的查询结果
按分类筛选
VHDL/FPGA/Verilog USB控制器VHDL程(usb_xilinx_vhdl),用XILINX公司的FPGA实现
USB控制器VHDL程(usb_xilinx_vhdl),用XILINX公司的FPGA实现
VHDL/FPGA/Verilog 1076-2002 IEEE Standard VHDL Language Reference Manual
1076-2002 IEEE Standard VHDL Language Reference Manual
VHDL/FPGA/Verilog 用VHDL语言编写的自动售货机程序
用VHDL语言编写的自动售货机程序,下载到EDA实验板上可实现基本的买货售货找零显示总钱等功能。
VHDL/FPGA/Verilog 大学vhdl语言实验大全,基于max-plus2平台,内有8-3译码器,8位加法器,数字钟
大学vhdl语言实验大全,基于max-plus2平台,内有8-3译码器,8位加法器,数字钟,数码显示,74ls138,8,4位计数器,d,rs触发器,加法器,交通灯等,此原码基于长江大学可编程器件实验箱,如要运行在其他平台上需要重新定义管脚
VHDL/FPGA/Verilog 出租车计价器VHDL程序与仿真
出租车计价器VHDL程序与仿真,vhdl源码,对设计这方面的同志们具有很好的参考价值
VHDL/FPGA/Verilog 自动售货机VHDL程序与仿真
自动售货机VHDL程序与仿真,源码,具有很高的参考价值!
VHDL/FPGA/Verilog MPSK调制与解调VHDL程序与仿真,具有很高的参考价值!!vhdl代码!
MPSK调制与解调VHDL程序与仿真,具有很高的参考价值!!vhdl代码!
VHDL/FPGA/Verilog 用VHDL编写的数字时钟,可变宽度脉冲产生器
用VHDL编写的数字时钟,可变宽度脉冲产生器
VHDL/FPGA/Verilog 用vhdl实现占空比1:1的通用分频模块
用vhdl实现占空比1:1的通用分频模块,非常实用,欢迎大家下载
VHDL/FPGA/Verilog 用vhdl实现一个fir滤波器 设计要求: 1.最小阻带衰减-30db。 2.带内波动小于1db. 3.用MATLIB与MAXPLUS2联合设计与仿真
用vhdl实现一个fir滤波器
设计要求:
1.最小阻带衰减-30db。
2.带内波动小于1db.
3.用MATLIB与MAXPLUS2联合设计与仿真