搜索结果
找到约 4,888 项符合
VHDL 的查询结果
按分类筛选
- 全部分类
- VHDL/FPGA/Verilog (3053)
- 其他 (197)
- 学术论文 (187)
- 教程资料 (163)
- 其他书籍 (122)
- 嵌入式/单片机编程 (90)
- 可编程逻辑 (82)
- 系统设计方案 (71)
- 单片机开发 (63)
- 书籍源码 (55)
- 软件设计/软件工程 (50)
- 教程资料 (47)
- 电子书籍 (47)
- 技术资料 (45)
- 文章/文档 (31)
- 并行计算 (30)
- 技术书籍 (28)
- VIP专区 (27)
- 汇编语言 (26)
- VHDL/Verilog/EDA源码 (26)
- 通讯/手机编程 (23)
- 文件格式 (21)
- DSP编程 (20)
- 中间件编程 (20)
- 通讯编程文档 (19)
- 其他嵌入式/单片机内容 (19)
- 编译器/解释器 (17)
- 微处理器开发 (16)
- 源码 (15)
- 加密解密 (13)
- 压缩解压 (13)
- 精品软件 (13)
- 软件工程 (10)
- Linux/Unix编程 (10)
- 单片机编程 (9)
- 数学计算 (9)
- 邮电通讯系统 (9)
- matlab例程 (9)
- 串口编程 (9)
- 技术教程 (8)
- USB编程 (8)
- FPGA (7)
- 电子书籍 (7)
- 书籍 (7)
- 数据结构 (6)
- 开发工具 (5)
- EDA相关 (5)
- 编辑器/阅读器 (5)
- *行业应用 (5)
- ALTERA FPGA开发软件 (4)
- allegro (4)
- 模拟电子 (4)
- 驱动编程 (4)
- 交通/航空行业 (4)
- 其他行业 (4)
- 操作系统开发 (4)
- 教育系统应用 (4)
- 接口技术 (4)
- 设计相关 (4)
- 行业应用文档 (3)
- 实用工具 (3)
- C/C++语言编程 (3)
- 并口编程 (3)
- MacOS编程 (3)
- 其他文档 (3)
- 教程 (3)
- 单片机相关 (2)
- 教材/考试/认证 (2)
- 嵌入式综合 (2)
- 仿真技术 (2)
- 行业发展研究 (2)
- 技术管理 (2)
- VC书籍 (2)
- FPGA (2)
- 论文 (2)
- MAX+plusⅡ (1)
- 集成开发环境源码 (1)
- uCOS编程 (1)
- 集成开发环境 (1)
- 教程资料 (1)
- PCB相关 (1)
- 通信网络 (1)
- 工控技术 (1)
- 测试测量 (1)
- 百货/超市行业 (1)
- J2ME (1)
- Internet/网络编程 (1)
- 人工智能/神经网络 (1)
- 多国语言处理 (1)
- Modem编程 (1)
- Jsp/Servlet (1)
- Delphi控件源码 (1)
- GPS编程 (1)
- Java书籍 (1)
- CA认证 (1)
- Windows CE (1)
- 3G开发 (1)
- 资料/手册 (1)
- 存储器技术 (1)
- Linux/uClinux/Unix编程 (1)
VHDL/FPGA/Verilog 1076-2002 IEEE Standard VHDL Language Reference Manual
1076-2002 IEEE Standard VHDL Language Reference Manual
VHDL/FPGA/Verilog 用VHDL语言编写的自动售货机程序
用VHDL语言编写的自动售货机程序,下载到EDA实验板上可实现基本的买货售货找零显示总钱等功能。
VHDL/FPGA/Verilog 大学vhdl语言实验大全,基于max-plus2平台,内有8-3译码器,8位加法器,数字钟
大学vhdl语言实验大全,基于max-plus2平台,内有8-3译码器,8位加法器,数字钟,数码显示,74ls138,8,4位计数器,d,rs触发器,加法器,交通灯等,此原码基于长江大学可编程器件实验箱,如要运行在其他平台上需要重新定义管脚
VHDL/FPGA/Verilog 出租车计价器VHDL程序与仿真
出租车计价器VHDL程序与仿真,vhdl源码,对设计这方面的同志们具有很好的参考价值
VHDL/FPGA/Verilog 自动售货机VHDL程序与仿真
自动售货机VHDL程序与仿真,源码,具有很高的参考价值!
VHDL/FPGA/Verilog MPSK调制与解调VHDL程序与仿真,具有很高的参考价值!!vhdl代码!
MPSK调制与解调VHDL程序与仿真,具有很高的参考价值!!vhdl代码!
VHDL/FPGA/Verilog 用VHDL编写的数字时钟,可变宽度脉冲产生器
用VHDL编写的数字时钟,可变宽度脉冲产生器
VHDL/FPGA/Verilog 用vhdl实现占空比1:1的通用分频模块
用vhdl实现占空比1:1的通用分频模块,非常实用,欢迎大家下载
VHDL/FPGA/Verilog 用vhdl实现一个fir滤波器 设计要求: 1.最小阻带衰减-30db。 2.带内波动小于1db. 3.用MATLIB与MAXPLUS2联合设计与仿真
用vhdl实现一个fir滤波器
设计要求:
1.最小阻带衰减-30db。
2.带内波动小于1db.
3.用MATLIB与MAXPLUS2联合设计与仿真
嵌入式/单片机编程 使用vhdl语言编写的交通灯控制程序
使用vhdl语言编写的交通灯控制程序,带有完整的实验报告。