搜索结果

找到约 105 项符合 VHD 的查询结果

VHDL/FPGA/Verilog VHDL 关于2DFFT设计程序 u scinode1 &#8764 scinode9.vhd: Every SCI node RTL vhdl code. The details can be

VHDL 关于2DFFT设计程序 u scinode1 &#8764 scinode9.vhd: Every SCI node RTL vhdl code. The details can be seen in the following section. u 2dfft.vhd: The top module includes these scinodes and form a 3x3 SCI Torus network, and it support these sub-modules scinode1&#8764 scinode9 reset and clk and glob ...
https://www.eeworm.com/dl/663/152303.html
下载: 130
查看: 1144

VHDL/FPGA/Verilog 采用等精度测频原理的频率计的程序与仿真 --文件名:PLJ.vhd。 --功能:4位显示的等精度频率计。

采用等精度测频原理的频率计的程序与仿真 --文件名:PLJ.vhd。 --功能:4位显示的等精度频率计。
https://www.eeworm.com/dl/663/402571.html
下载: 172
查看: 1115

其他书籍 本书的)4一个持色是从FPGA设计的角度出发.别祈了vHD巳语法的特点以及它们的正 确使用方沈

本书的)4一个持色是从FPGA设计的角度出发.别祈了vHD巳语法的特点以及它们的正 确使用方沈,将初学者在运用vHDL语吉进行FPrjA设计中会遇到的疑惑,— 点拨清楚。 并纪合作者的多年FPGA设计经验,讲述厂许多EDA设计思想v并贯穿全书始终。 ...
https://www.eeworm.com/dl/542/196493.html
下载: 99
查看: 1083

VHDL/FPGA/Verilog --文件名:mine4.vhd。 --功能:实现4种常见波形正弦、三角、锯齿、方波(A、B)的频率、幅度可控输出(方波 --A的占空比也是可控的)

--文件名:mine4.vhd。 --功能:实现4种常见波形正弦、三角、锯齿、方波(A、B)的频率、幅度可控输出(方波 --A的占空比也是可控的),可以存储任意波形特征数据并能重现该波形,还可完成 --各种波形的线形叠加输出。 --说明: SSS(前三位)和SW信号控制4种常见波形种哪种波形输出。4种波形的频率、 --幅度(基准幅度A)的 ...
https://www.eeworm.com/dl/663/402555.html
下载: 107
查看: 1209

VHDL/FPGA/Verilog uart的VHDL源代码

uart的VHDL源代码,包括intface.VHD UART_RX_TAB.VHD UART_INT_TB.VHD等
https://www.eeworm.com/dl/663/209409.html
下载: 169
查看: 1083

教程资料 FPGA设计分频器的多个源代码实例

fredivn.vhd 偶数分频\r\nfredivn1.vhd 奇数分频\r\nfrediv16.vhd 16分频\r\nPULSE.vhd 数控分频器
https://www.eeworm.com/dl/fpga/doc/17946.html
下载: 87
查看: 1200

教程资料 FPGA进行脉冲控制的多个源代码实例

pulse_sequence.vhd 并行脉冲控制器\r\nlight.vhd.vhd 交通脉冲控制器\r\ndivision1.vhd 电压脉冲控制器中的分频\r\nad.vhd 电压脉冲控制器中的A/D控制\r\ncode.vhd 电压脉冲控制器中的脉冲运算模块\r\nvoltage2.bdf 电压脉冲控制系统
https://www.eeworm.com/dl/fpga/doc/17918.html
下载: 171
查看: 1089

VHDL/FPGA/Verilog 用VHDL语言实现数显时钟

用VHDL语言实现数显时钟,devid200.vhd为分频模块,scan.vhd为LED扫描模块,timecount.vhd为计数模块
https://www.eeworm.com/dl/663/214088.html
下载: 78
查看: 1074

VHDL/FPGA/Verilog 是codic算法实现atan的virilog程序

是codic算法实现atan的virilog程序,模块结构如下:Core Structure: sc_corproc.vhd->p2r_cordic.vhd->p2r_cordicpipe.vhd
https://www.eeworm.com/dl/663/399122.html
下载: 170
查看: 1129

VHDL/FPGA/Verilog 交通灯控制器编码

交通灯控制器编码,源描述的编译顺序tlc.vhd,est_vector.vhd
https://www.eeworm.com/dl/663/391803.html
下载: 142
查看: 1075