搜索结果

找到约 3,279 项符合 VERILOG-HDL 的查询结果

VHDL/FPGA/Verilog RTL 异步数据传送模块用verilog HDL 语言描述输入为八比特数据

RTL 异步数据传送模块用verilog HDL 语言描述输入为八比特数据，执行操作后异步每比特输出。

https://www.eeworm.com/dl/663/464851.html

下载: 176

查看: 1040

VHDL/FPGA/Verilog 移位运算器SHIFTER 使用Verilog HDL 语言编写

移位运算器SHIFTER 使用Verilog HDL 语言编写，其输入输出端分别与键盘/显示器LED 连接。移位运算器是时序电路，在J钟信号到来时状态产生变化， CLK 为其时钟脉冲。由S0、S1 、M 控制移位运算的功能状态，具有数据装入、数据保持、循环右移、带进位循环右移，循环左移、带进位循环左移等功能。 CLK 是时钟脉冲输入，通过键5 ...

https://www.eeworm.com/dl/663/465033.html

下载: 86

查看: 1075

家庭/个人应用  用verilog HDL语言编写的家用空调温度控制器

用verilog HDL语言编写的家用空调温度控制器，可实现手动，自动控制两种模式，并可实现报警功能。

https://www.eeworm.com/dl/667/465933.html

下载: 121

查看: 1054

VHDL/FPGA/Verilog 简弘伦：Verilog HDL IC设计核心技术实例详解源代码,更新版本

简弘伦：Verilog HDL IC设计核心技术实例详解源代码,更新版本

https://www.eeworm.com/dl/663/466956.html

下载: 118

查看: 1063

VHDL/FPGA/Verilog 用verilog HDL编写的并串转换模块

用verilog HDL编写的并串转换模块，在ISE软件仿真过，也可综合

https://www.eeworm.com/dl/663/467061.html

下载: 70

查看: 1090

VHDL/FPGA/Verilog uart using verilog hdl

uart using verilog hdl

https://www.eeworm.com/dl/663/467843.html

下载: 35

查看: 1062

VHDL/FPGA/Verilog verilog HDL 代码综合风格

verilog HDL 代码综合风格，非常适合初学者

https://www.eeworm.com/dl/663/469240.html

下载: 26

查看: 1021

VHDL/FPGA/Verilog 次代码利用verilog HDL来描述的

次代码利用verilog HDL来描述的，可以实现2倍频功能，只是频率有一点误差。

https://www.eeworm.com/dl/663/471028.html

下载: 80

查看: 1039

VHDL/FPGA/Verilog 用verilog HDL实现状态机的设计

用verilog HDL实现状态机的设计

https://www.eeworm.com/dl/663/474025.html

下载: 173

查看: 1023

VHDL/FPGA/Verilog 中文版Verilog HDL简明教程

中文版Verilog HDL简明教程，很简洁，结合实例，很容易理解，适合初学者。

https://www.eeworm.com/dl/663/474115.html

下载: 71

查看: 1042