搜索结果

找到约 3,279 项符合 VERILOG-HDL 的查询结果

VHDL/FPGA/Verilog 精通verilog HDL语言编程源码之8——异步FIFO设计

精通verilog HDL语言编程源码之8——异步FIFO设计
https://www.eeworm.com/dl/663/369664.html
下载: 154
查看: 1028

VHDL/FPGA/Verilog 精通verilog HDL语言编程源码9——RS(204,188)译码器的设计

精通verilog HDL语言编程源码9——RS(204,188)译码器的设计
https://www.eeworm.com/dl/663/369665.html
下载: 182
查看: 1205

单片机开发 Verilog HDL源码

Verilog HDL源码,显示器段数码管数字累加,测试通过
https://www.eeworm.com/dl/648/370136.html
下载: 48
查看: 1041

VHDL/FPGA/Verilog Verilog HDL下的4 位数字频率计控制模块源代码

Verilog HDL下的4 位数字频率计控制模块源代码
https://www.eeworm.com/dl/663/371090.html
下载: 55
查看: 1039

VHDL/FPGA/Verilog 16阶FIR滤波器--本设计用VERILOG HDL语言串行DA算法实现16阶有限频率响应滤波器!

16阶FIR滤波器--本设计用VERILOG HDL语言串行DA算法实现16阶有限频率响应滤波器!
https://www.eeworm.com/dl/663/371247.html
下载: 50
查看: 1033

VHDL/FPGA/Verilog 本程序是在传输流传输过程中对节目时钟字段进行检测与修改,采用Verilog HDL 语言进行编程。

本程序是在传输流传输过程中对节目时钟字段进行检测与修改,采用Verilog HDL 语言进行编程。
https://www.eeworm.com/dl/663/372457.html
下载: 183
查看: 1087

VHDL/FPGA/Verilog verilog HDL example .many module .

verilog HDL example .many module .
https://www.eeworm.com/dl/663/372505.html
下载: 88
查看: 1075

VHDL/FPGA/Verilog 采用Verilog HDL语言编写的曼彻斯特码

采用Verilog HDL语言编写的曼彻斯特码, 文件列表: help md.v md_tf.v me.v me_tf.v med.v
https://www.eeworm.com/dl/663/376429.html
下载: 150
查看: 1069

VHDL/FPGA/Verilog Verilog HDL程序设计教程,以可综合的设计为重点

Verilog HDL程序设计教程,以可综合的设计为重点,同时对仿真和模拟也作了深入阐述。全面介绍了verilog HdL 词法,语法。
https://www.eeworm.com/dl/663/379673.html
下载: 142
查看: 1029

VHDL/FPGA/Verilog 从算法设计到硬线逻辑的实现:复杂数字逻辑系统的Verilog HDL设计技术和方法

从算法设计到硬线逻辑的实现:复杂数字逻辑系统的Verilog HDL设计技术和方法,结合DSP算法介绍verilog HdL 设计。
https://www.eeworm.com/dl/663/379680.html
下载: 39
查看: 1099