搜索结果
找到约 183 项符合
TestBench 的查询结果
按分类筛选
- 全部分类
- VHDL/FPGA/Verilog (73)
- 技术资料 (41)
- 其他书籍 (12)
- 可编程逻辑 (7)
- 教程资料 (6)
- Linux/Unix编程 (4)
- 嵌入式/单片机编程 (4)
- 学术论文 (3)
- 加密解密 (3)
- 单片机开发 (3)
- 软件设计/软件工程 (3)
- 电子书籍 (2)
- VIP专区 (2)
- 书籍 (1)
- 单片机编程 (1)
- VHDL/Verilog/EDA源码 (1)
- 无线通信 (1)
- 仿真技术 (1)
- 书籍源码 (1)
- 其他 (1)
- 技术书籍 (1)
- 资料/手册 (1)
- 开发工具 (1)
- allegro (1)
- 串口编程 (1)
- 文件格式 (1)
- USB编程 (1)
- 微处理器开发 (1)
- Windows CE (1)
- 系统设计方案 (1)
- 中间件编程 (1)
- 其他嵌入式/单片机内容 (1)
- 并行计算 (1)
VHDL/FPGA/Verilog 本算法基于leon2协处理器接口标准
本算法基于leon2协处理器接口标准，内含testbench，在modelsim中仿真通过，在ise9.2中综合及后仿真通过。
VHDL/FPGA/Verilog spi bootloader详细资料
spi bootloader详细资料，里面包含C代码和VHDL代码以及testbench以及相关的说明文档，有兴趣的朋友可以下来看看。
VHDL/FPGA/Verilog systemverilog是新出现的一种高级硬件描述和验证语言
systemverilog是新出现的一种高级硬件描述和验证语言，这里给出了一些书和文章还有使用vmm方法开发testbench的例子
嵌入式/单片机编程 verilog程序
verilog程序，实现两个16bit数乘法，采用booth算法，基于状态机实现，分层次为datapath和controller两个子模块，testBench测试通过
VHDL/FPGA/Verilog 波形发生器
波形发生器，带TESTBENCH，
多平台
-- the design makes use of the new shift operators available in the VHDL-93 std
-- this design passes the Synplify synthesis check
-- download from: www.fpga.com.cn & www.pld.com.cn
VHDL/FPGA/Verilog HSSDRC IP core is the configurable universal SDRAM controller with adaptive bank control and adaptiv
HSSDRC IP core is the configurable universal SDRAM controller with adaptive bank control and adaptive command pipeline.
HSSDRC IP core and IP core testbench has been written on SystemVerilog and has been tested in Modelsim.
HSSDRC IP core is licensed under MIT License
技术资料 FPGA入门教程
本书内容包括
1. 数字电路设计入门
2. FPGA简介
3. FPGA 开发流程
4．RTL设计
5．QuartusⅡ设计实例
6. ModelSim和 Testbench
VHDL/FPGA/Verilog 在逻辑的系统仿真中使用的FLASH模型（AMD的Am29lv160d）
在逻辑的系统仿真中使用的FLASH模型（AMD的Am29lv160d），包括VHDL代码文件和verilog代码文件和testbench，并且有相应的pdf说明文档。
VHDL/FPGA/Verilog crc_table.c is for reset seed( 0000 ) crc_table_1.c is for reset seed( ffff) CRC16_D8_m.v is a ver
crc_table.c is for reset seed( 0000 )
crc_table_1.c is for reset seed( ffff)
CRC16_D8_m.v is a verilog module of byte paralle crc.
CRC16_D8_m_tb.v is the testbench file of above module.