搜索结果

找到约 10,000 项符合 SCI模块 的查询结果

按分类筛选

显示更多分类

操作系统开发 详细描述ucos的内核

详细描述ucos的内核,根据功能模块划分分别说各功能的建立,应用,还配有实际的程序说明
https://www.eeworm.com/dl/531/243272.html
下载: 183
查看: 1051

其他 ALTERA上DE2平台

ALTERA上DE2平台,使用LCD模块,在LCD上显示字母字符。与已有程序相比,程序更加优化,代码更少。
https://www.eeworm.com/dl/534/343757.html
下载: 84
查看: 1059

软件设计/软件工程 观察者模式

观察者模式,重要基本模式之一,不能直接运行,需要者可以把它加在自己的模块中
https://www.eeworm.com/dl/684/380343.html
下载: 76
查看: 1073

VHDL/FPGA/Verilog 由verilog编写的乘法器

由verilog编写的乘法器,通过两个文件的调用实现。由于子模块的调用使得程序简化了许多。
https://www.eeworm.com/dl/663/399020.html
下载: 146
查看: 1064

企业管理 使用java写的ERP系统,功能比较全

使用java写的ERP系统,功能比较全,包括了客户关系、采购、销售、库存、OA办公处理等各子模块
https://www.eeworm.com/dl/632/415608.html
下载: 123
查看: 1220

VHDL/FPGA/Verilog 输入一个高频时钟

输入一个高频时钟,输出一个频率可设置的周期信号的verlog模块,在系统设计时很方便
https://www.eeworm.com/dl/663/436517.html
下载: 123
查看: 1035

嵌入式/单片机编程 能在TI出的ZIGBEE射频芯片CC2430上运行的语音程序

能在TI出的ZIGBEE射频芯片CC2430上运行的语音程序,实现话音在ZIGBEE模块之间的传递。
https://www.eeworm.com/dl/647/440239.html
下载: 39
查看: 1127

VHDL/FPGA/Verilog 数字电子钟设计

数字电子钟设计,整点报时,时分秒分模块设计,另附实验报告和实验结果,内容详细不容错过
https://www.eeworm.com/dl/663/467114.html
下载: 113
查看: 1046

Java编程 一个由JAVA开发的新闻发布系统

一个由JAVA开发的新闻发布系统,每个模块的功能都能实现,希望对一些用户能起作用!
https://www.eeworm.com/dl/633/480899.html
下载: 103
查看: 1065

单片机开发 基于片上SOC的MiniSys系统

基于片上SOC的MiniSys系统,内置的CPU完全模块,附有看门狗,串行通信等接口,并自带编译器
https://www.eeworm.com/dl/648/489318.html
下载: 43
查看: 1057