搜索：Quartus II - 虫虫下载站

VHDL/FPGA/Verilog 正弦波信号发生的源码

正弦波信号发生的源码，有详细文档说明在quartus上创建工程到仿真、下载的步步操作

https://www.eeworm.com/dl/663/339594.html

下载: 101

查看: 1103

正弦波信号发生源码

VHDL/FPGA/Verilog 秒表可计时

秒表可计时，用VHDL编译的源代码，从0.1到60秒计时，解压后直接用Quartus打开project即可

https://www.eeworm.com/dl/663/371614.html

下载: 129

查看: 1036

计时

VHDL/FPGA/Verilog 实现交通灯的vhdl程序

实现交通灯的vhdl程序，可在quartus里运行，这是一个平时实验课中场遇到的小程序。

https://www.eeworm.com/dl/663/471145.html

下载: 60

查看: 1084

vhdl 交通灯程序

VHDL/FPGA/Verilog 频率计源代码

频率计源代码，性能很好，verilog写的，顶层原理图，底层语言写的，效果很好，开发环境为quartus

https://www.eeworm.com/dl/663/202736.html

下载: 29

查看: 1041

频率计源代码

VHDL/FPGA/Verilog VHDL硬件描述

VHDL硬件描述，使用环境为Quartus2 6.1 分别为16进制及60进制计数器的源代码

https://www.eeworm.com/dl/663/302044.html

下载: 69

查看: 1042

VHDL 硬件

VHDL/FPGA/Verilog 我用VHDL写的正弦

我用VHDL写的正弦，用FPGA内部ROM，有仿真testbench,在quartus里可以运行。在板子里已经验证

https://www.eeworm.com/dl/663/353400.html

下载: 68

查看: 1127

VHDL 正弦

VHDL/FPGA/Verilog 24小时时钟设计程序

24小时时钟设计程序，含有时，分，秒的电路设计，基于VHDL语言，用Quartus 2程序实现。

https://www.eeworm.com/dl/663/452540.html

下载: 194

查看: 1076

时钟设计程序

技术资料  verilog写SPI

8位的串行外设接口，用状态机的方法编写的verilog代码，适合在QUARTUS等平台中使用

https://www.eeworm.com/dl/873746.html

下载: 2

查看: 9293

verilog

技术资料  verilog实现d触发器

带异步清0、异步置1 的D 触发器实现，工程均已建好，可以直接在quartus2中运行

https://www.eeworm.com/dl/985956.html

下载: 6

查看: 3804

verilog 实现触发器

书籍源码  ARM的ADS开发工具下

ARM的ADS开发工具下，GPRS+UCOS-II开发源码

https://www.eeworm.com/dl/532/209924.html

下载: 63

查看: 1079

ARM ADS 开发工具

搜索结果

按分类筛选