搜索结果
找到约 18 项符合
Primitive 的查询结果
按分类筛选
VHDL/FPGA/Verilog Hard-decision decoding scheme Codeword length (n) : 31 symbols. Message length (k) : 19 symbols.
Hard-decision decoding scheme
Codeword length (n) : 31 symbols.
Message length (k) : 19 symbols.
Error correction capability (t) : 6 symbols
One symbol represents 5 bit.
Uses GF(2^5) with primitive polynomial p(x) = X^5 X^2 + 1
Generator polynomial, g(x) = a^15 a^21*X + a^6*X^2 + a^15*X^3 + a^ ...
教程资料 DS306-PPC405 Virtex-4 Wrapper
The PPC405 Virtex-4 is a wrapper around the Virtex-4PowerPC™ 405 Processor Block primitive. For detailsregarding the PowerPC 405, see the PowerPC 405 ProcessorBlock Reference Guide.
可编程逻辑 DS306-PPC405 Virtex-4 Wrapper
The PPC405 Virtex-4 is a wrapper around the Virtex-4PowerPC™ 405 Processor Block primitive. For detailsregarding the PowerPC 405, see the PowerPC 405 ProcessorBlock Reference Guide.
VHDL/FPGA/Verilog 介绍Verilog HDL, 内容包括： – Verilog应用 – Verilog语言的构成元素 – 结构级描述及仿真 – 行为级描述及仿真 – 延时的特点及说明 – 介绍Verilog
介绍Verilog HDL, 内容包括：
– Verilog应用
– Verilog语言的构成元素
– 结构级描述及仿真
– 行为级描述及仿真
– 延时的特点及说明
– 介绍Verilog testbench
&#8226 激励和控制和描述
&#8226 结果的产生及验证
– 任务task及函数function
– 用户定义的基本单元(primitive)
– 可综合的Verilog描述风格 ...
书籍 Principles+of+digital+communication
Communication has been one of the deepest needs of the human race throughout recorded
history. It is essential to forming social unions, to educating the young, and to expressing a
myriad of emotions and needs. Good communication is central to a civilized society.
The various communication disciplin ...
技术资料 《Verilog超详细教程-数字集成电路设计入门》
介绍Verilog HDL, 内容包括：– Verilog应用– Verilog语言的构成元素– 结构级描述及仿真– 行为级描述及仿真– 延时的特点及说明– 介绍Verilog testbench• 激励和控制和描述• 结果的产生及验证– 任务task及函数function– 用户定义的基本单元(primitive)– 可综合的Verilog描述风格介绍Cadence Verilog仿真器, 内容包 ...
教程资料 Verilog_HDL的基本语法详解（夏宇闻版）
        Verilog_HDL的基本语法详解（夏宇闻版）:Verilog HDL是一种用于数字逻辑电路设计的语言。用Verilog HDL描述的电路设计就是该电路的Verilog HDL模型。Verilog HDL既是一种行为描述的语言也是一种结构描述的语言。这也就是说，既可以用电路的功能描述也可以用元器件和它们之 ...
可编程逻辑 Verilog_HDL的基本语法详解（夏宇闻版）
        Verilog_HDL的基本语法详解（夏宇闻版）:Verilog HDL是一种用于数字逻辑电路设计的语言。用Verilog HDL描述的电路设计就是该电路的Verilog HDL模型。Verilog HDL既是一种行为描述的语言也是一种结构描述的语言。这也就是说，既可以用电路的功能描述也可以用元器件和它们之 ...