搜索：N分频 - 虫虫下载站

VHDL/FPGA/Verilog 实现对时钟信号的技术分频

实现对时钟信号的技术分频，程序简单易懂，对于初学VHDL者来说，提供了一个良好的方法。

https://www.eeworm.com/dl/663/441987.html

下载: 44

查看: 1061

VHDL/FPGA/Verilog 一种实现任意整数分频的ＶＨＤＬ源代码

一种实现任意整数分频的ＶＨＤＬ源代码，已经经过调试

https://www.eeworm.com/dl/663/442124.html

下载: 58

查看: 1058

其他  VERILOG实现无分频时钟

VERILOG实现无分频时钟，包括测试文件，经过验证可用

https://www.eeworm.com/dl/534/442181.html

下载: 29

查看: 1043

VHDL/FPGA/Verilog 半整数分频器的实现（verilog）

半整数分频器的实现（verilog），本文以6.5分频为例！很实用的！

https://www.eeworm.com/dl/663/446885.html

下载: 45

查看: 1087

VHDL/FPGA/Verilog VHDL描述的时钟分频电路

VHDL描述的时钟分频电路，用途广...

https://www.eeworm.com/dl/663/447242.html

下载: 120

查看: 1058

VHDL/FPGA/Verilog 此为EDA设计的分频器模块。可以实现三种不同的频率信号

此为EDA设计的分频器模块。可以实现三种不同的频率信号，可以通过使用者自由设置频率大小

https://www.eeworm.com/dl/663/447390.html

下载: 152

查看: 1219

VHDL/FPGA/Verilog 分频器的vhdl描述

分频器的vhdl描述，在源代码中完成对时钟信号CLK的2分频,4分频,8分频,16分频

https://www.eeworm.com/dl/663/448084.html

下载: 27

查看: 1052

其他  VHDL 的一个流水灯程序开发平台Quartusii 使用的延时方法为分频思想

VHDL 的一个流水灯程序开发平台Quartusii 使用的延时方法为分频思想

https://www.eeworm.com/dl/534/451774.html

下载: 167

查看: 1210

VHDL/FPGA/Verilog 关于基数分频技巧设计,基于VHDL语言,对实际设计有帮助

关于基数分频技巧设计,基于VHDL语言,对实际设计有帮助

https://www.eeworm.com/dl/663/452308.html

下载: 52

查看: 1042

VHDL/FPGA/Verilog 数控分频器的输出信号频率为输入数据的函数。用传统的方法设计,其设计过程和电路都比较复杂,且设计成果的可修改性和可移植性都较差。基于VHDL 的数控分频器设计,整个过程简单、快捷,极易修改,可移植性

数控分频器的输出信号频率为输入数据的函数。用传统的方法设计,其设计过程和电路都比较复杂,且设计成果的可修改性和可移植性都较差。基于VHDL 的数控分频器设计,整个过程简单、快捷,极易修改,可移植性强。他可利用并行预置数的加法计数器和减法计数器实现。广泛应用于电子仪器、乐器等数字电子系统中。 ...

https://www.eeworm.com/dl/663/452428.html

下载: 146

查看: 1183

搜索结果

按分类筛选