欢迎来到虫虫开发者社区 — 百万工程师技术资源
关于我们
网站地图
登录
注册
虫
虫虫开发者社区
首页
资源下载
资源专辑
热门软件
精品资源
电子书
上传资源
首页
›
资源下载
›
VHDL/FPGA/Verilog
›
关于基数分频技巧设计,基于VHDL语言,对实际设计有帮助
关于基数分频技巧设计,基于VHDL语言,对实际设计有帮助
VHDL/FPGA/Verilog
117 K
52 次下载
2017-06-13
资源详细信息
文件格式
GZ
文件大小
117 K
资源分类
VHDL/FPGA/Verilog
上传者
pj117
发布时间
2017-06-13 10:06
下载统计
52
次
所需积分
2 积分
关于基数分频技巧设计,基于VHDL语言,对实际设计有帮助 - 资源详细说明
关于基数分频技巧设计,基于VHDL语言,对实际设计有帮助
关于基数分频技巧设计,基于VHDL语言,对实际设计有帮助 - 源码文件列表
本资源包含 5 个源码文件
支持在线预览,点击文件名即可查看
1
single_clock_div.pdf
查看源码
2
single_clock_div.tar.gz
查看源码
3
entries
查看源码
4
repository
查看源码
5
root
查看源码
温馨提示:
点击文件名或"查看源码"按钮可在线浏览源代码,支持语法高亮显示。
立即下载 关于基数分频技巧设计,基于VHDL语言,对实际设计有帮助
立即下载
提示:下载后请用压缩软件解压,推荐使用 WinRAR 或 7-Zip
下载说明与使用指南
下载说明
本资源需消耗
2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用
使用说明
下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用
积分获取方式
上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →
相关技术标签
点击标签浏览更多相关VHDL/FPGA/Verilog资源:
#VHDL
#分频器
#数字逻辑
#时序设计
#FPGA
相关VHDL/FPGA/Verilog资源推荐
1
关于基数分频技巧设计,基于
VHDL
语言,对实际设计有帮助
关于基数分频技巧设计,基于VHDL语言,对实际设计有帮助...
2017-06-13
52 次
1081 浏览
2
基于
VHDL
语言设计数字频率计.rar
基于VHDL的数字频率计的设计(非常的实用...
2013-06-06
111 次
1126 浏览
3
基于
VHDL
语言设计数字频率计.rar
基于VHDL的数字频率计的设计(非常的实用...
2023-09-21
9 次
5599 浏览
4
汇编语言设计教程 有关于汇编语言设计 也许你有帮助
汇编语言设计教程 有关于汇编语言设计 也许你有帮助...
2014-01-17
53 次
1089 浏览
5
基于
VHDL
语言的数字钟设计
具有以24小时制时、分、秒计时、显示功能; 具有清零,调节小时、分钟的功能;...
2024-12-01
8 次
9800 浏览
6
基于
VHDL
的
分频器
设计
基于VHDL的分频器设计,这是源码希望对大家有用。...
2014-01-25
46 次
1119 浏览
7
基于
VHDL
的
分频器
设计
基于VHDL的分频器设计,分频器在数字系统设计中应用频繁...
2017-03-31
22 次
1124 浏览
8
基于
VHDL
语言的频率计具有高速计频
基于VHDL语言的频率计具有高速计频,体积小的特点...
2015-06-14
86 次
1078 浏览
9
基于
VHDL
语言的电机设计
基于VHDL语言的电机设计,内含详细的设计过程和具体的实验现象。...
2013-11-30
103 次
1057 浏览
10
基于
VHDL
的频率计设计
多功能数字频率计设计,可实现频率的设计,很好的多功能频率记设计...
2024-03-25
4 次
1355 浏览
用户登录
登录后可下载更多技术资源
×
加载中...
加载登录表单中...
用户注册
送10积分
加入工程师资源平台
×
加载中...
加载注册表单中...
找回密码
通过邮箱重置您的账号密码
×
加载中...
加载表单中...
需要登录
登录后即可使用更多功能
×
新用户注册即送10积分,可用于下载资源
👋
退出登录
确认要退出当前账号吗?
×
退出后需要重新登录才能下载资源