搜索结果
找到约 50 项符合
MaxplusII 的查询结果
按分类筛选
教程资料 采用MaxPlusII写的一个小时钟程序
采用MaxPlusII写的一个小时钟程序，也是供初学参考。呵呵。注///版主，开发环境里面没有MaxPlusII.
串口编程 串行通讯的实现（附source code)maxplusII做的
串行通讯的实现（附source code)maxplusII做的
VHDL/FPGA/Verilog 采用MaxPlusII写的一个小时钟程序
采用MaxPlusII写的一个小时钟程序，也是供初学参考。呵呵。注///版主，开发环境里面没有MaxPlusII.
VHDL/FPGA/Verilog 应用MaxplusII平台的数字时钟的VHDL源程序
应用MaxplusII平台的数字时钟的VHDL源程序，可以解压后直接运行，已经过测试，希望对大家有所帮助。
VHDL/FPGA/Verilog fp_add_sub,resource using maxplusII ,more details see the source
fp_add_sub,resource using maxplusII ,more details see the source
VHDL/FPGA/Verilog 本文件解压后clock_time.vhd采用编程环境maxplusII
本文件解压后clock_time.vhd采用编程环境maxplusII，完成时间秒定时、记时，设置时间秒、声光报警等功能。
VHDL/FPGA/Verilog 在maxplusII平台上开发的一个交通等内核
在maxplusII平台上开发的一个交通等内核，该文件中有多个版本，为实现交通灯的不同功能，同时后续版本也是对前面版本的修改与优化，基于verilog HDL语言
VHDL/FPGA/Verilog 此两文件是在MAXplusII环境下开发并运行通过的VHDL文件
此两文件是在MAXplusII环境下开发并运行通过的VHDL文件，实现了并串口转换功能。
VHDL/FPGA/Verilog 在maxplusII上用VHDL语言编程实现的数字基带信号的同步提取
在maxplusII上用VHDL语言编程实现的数字基带信号的同步提取，是一个密码输入和修改的实例。在硬件实验箱上连线，并将程序下载到主芯片上完成。
VHDL/FPGA/Verilog hDB3的编解码模块 是在maxplusII 下验证过的 并且下到片子中都正确
hDB3的编解码模块
是在maxplusII 下验证过的
并且下到片子中都正确