搜索结果
找到约 1,872 项符合
Max 的查询结果
按分类筛选
- 全部分类
- 技术资料 (731)
- 单片机开发 (271)
- VHDL/FPGA/Verilog (98)
- 其他 (66)
- 单片机编程 (51)
- 嵌入式/单片机编程 (40)
- VIP专区 (39)
- 其他书籍 (32)
- 汇编语言 (29)
- 学术论文 (28)
- 电源技术 (25)
- 技术书籍 (25)
- 系统设计方案 (24)
- 其他嵌入式/单片机内容 (21)
- 源码 (19)
- 微处理器开发 (18)
- DSP编程 (15)
- 模拟电子 (15)
- 电子书籍 (14)
- 教程资料 (13)
- 可编程逻辑 (12)
- matlab例程 (12)
- 软件设计/软件工程 (11)
- 数学计算 (10)
- 人工智能/神经网络 (10)
- 文章/文档 (10)
- MAX+plusⅡ (9)
- 电子书籍 (9)
- 书籍 (8)
- 通讯/手机编程 (8)
- 驱动编程 (8)
- FPGA (7)
- 串口编程 (7)
- 编译器/解释器 (7)
- 数据结构 (7)
- 软件 (6)
- 教程 (6)
- 手册 (6)
- 教程资料 (6)
- 文件格式 (6)
- 无线通信 (5)
- 接口技术 (5)
- 数值算法/人工智能 (5)
- 资料/手册 (5)
- Linux/Unix编程 (5)
- Java编程 (5)
- 行业应用文档 (4)
- 设计相关 (4)
- 教程资料 (4)
- C/C++语言编程 (3)
- 操作系统开发 (3)
- 书籍源码 (3)
- 技术教程 (3)
- 测试测量 (3)
- 开发工具 (3)
- 技术管理 (3)
- uCOS (3)
- Delphi控件源码 (3)
- 中间件编程 (3)
- 论文 (2)
- 其他 (2)
- PCB相关 (2)
- 加密解密 (2)
- 驱动程序 (2)
- ALTERA FPGA开发软件 (2)
- 传感与控制 (2)
- 开发板开源 (2)
- Internet/网络编程 (2)
- *行业应用 (2)
- 通讯编程文档 (2)
- Java书籍 (2)
- 其他行业 (2)
- 并口编程 (2)
- VC书籍 (2)
- 精品软件 (2)
- 应用设计 (1)
- EDA (1)
- Linux/uClinux/Unix编程 (1)
- PCB图/BOM单/原理图 (1)
- 其他文档 (1)
- 软件工程 (1)
- EDA相关 (1)
- 单片机相关 (1)
- ARM (1)
- DSP工具/软件 (1)
- 通信网络 (1)
- 嵌入式综合 (1)
- autocad教程 (1)
- Proe教程 (1)
- 压缩解压 (1)
- SCSI/ASPI (1)
- 传真(Fax)编程 (1)
- 金融证券系统 (1)
- 嵌入式Linux (1)
- 酒店行业 (1)
- 家庭/个人应用 (1)
- 生物技术 (1)
- 交通/航空行业 (1)
- Windows CE (1)
- SQL Server (1)
数据结构 给定n个整数a , a , ,an 1 2  组成的序列。序列中元素i a 的符号定义为： ï î ï í ì - < = > =
给定n个整数a , a , ,an 1 2 &#61516 组成的序列。序列中元素i a 的符号定义为：
&iuml &icirc
&iuml í
ì
- <
=
>
=
1 0
0 0
1 0
sgn( )
i
i
i
i
a
a
a
a
符号平衡问题要求给定序列的最长符号平衡段的长度L，即：
&thorn &yacute ü
&icirc í ì
= + - = &aring
=
&pound &pound &pound
max 1| sgn( ) 0
1
j
k i
i j ...
matlab例程 仿真CDMA系统的信道
仿真CDMA系统的信道，在输入所需用户序列和其他干扰用户序列后在信号上叠加高斯白噪声，干扰用户多径干扰和所需用户的多径干扰和衰落。并根据输入延时曲线产生信道延时，输出mul_fad_sequence为信道信号输出，max_delay为信道最大延迟，fade_sign为瑞利信道中最大幅度分量的衰落量，mpath_amp为信道多径的幅度因子 ...
VHDL/FPGA/Verilog 设计一个能进行时、分、秒计时的十二小时制或二十四小时制的数字钟
设计一个能进行时、分、秒计时的十二小时制或二十四小时制的数字钟，并具有定时与闹钟功能，能在设定的时间发出闹铃音，能非常方便地对小时、分钟和秒进行手动调节以校准时间，每逢整点，产生报时音报时。
实验平台：
1. 一台PC机；
2. MAX+PLUSII10.1。
Verilog HDL语言实现,还有完整的实验报告 ...
VHDL/FPGA/Verilog 自己做的vhdl课程设计
自己做的vhdl课程设计，交通灯：实现主干道倒计时，分别为30,20,5秒，分情况：当主干道有车时，红黄绿交替，当只一个道路上有车时，那个道的交通灯变绿色，利用max+plus2做成，使用flex8000,epf8282alc84_4只用加一个38译码器模块即可，使用别的板子也可以运行 ...
单片机开发 采用软件方法来实现单片机的通用串口引脚来模拟UART。根据要求采用P1.0作为发送端（TXD）,P1.1做为数据接受端（RXD）
采用软件方法来实现单片机的通用串口引脚来模拟UART。根据要求采用P1.0作为发送端（TXD）,P1.1做为数据接受端（RXD），并采用全双工通信模式。由于MAX232电平转换芯片除了做UART的几个引脚后，还剩余T2IN,T2OUT,R2IN,R2OUT.所以采用模仿UART的接法.每次通信，发送的数据加1，接收的数据加2.用51系列单片机。 ...
其他 多路数据采集控制器,A/D转换和D/A转换,系统分为PC机和单片机系统两部分。从系统图上可见
多路数据采集控制器,A/D转换和D/A转换,系统分为PC机和单片机系统两部分。从系统图上可见，本系统的硬件部分较简单且成熟：其中D/A转换器选用0832，采用文献［1］的电路实现双极性电压输出，后接跟随器改善带负载能力。存储器选用62256。MAX232实现电平转换。本系统的关键是软件部分，特别是通讯的实现。 ...
matlab例程 蚁群算法的MATLAB程序
蚁群算法的MATLAB程序，提供变量初始化
C=[1304 2312 3639 1315 4177 2244 3712 1399 3488 1535 3326 1556 3238 1229 4196 1004 4312 790 4386 570 3007 1970 2562 1756 2788 1491 2381 1676 1332 695 3715 1678 3918 2179 4061 2370 3780 2212 3676 2578 4029 2838 4263 2931 3429 1908 3507 2367 3394 2643 3439 3201 293 ...
技术资料 FPGA的多路模拟数据采集接口设计
该文档为基于FPGA的多路模拟数据采集接口设计讲解文档，介绍一种基于 8,RQ 的多路模拟数据采集接口的设计方案。该方案使用Max1281 作为模数转换芯片，在 APA150 FPGA 中设计和实现了相关的接口控制、配置和数据存储模块；给出了系统设计框图、FPGA开发要点和仿真波形。&nbsp;关键词：现场可编程逻辑门阵列；模/数转换；数据 ...
技术资料 基于Verilog+HDL出租车计费系统
利用Verilog HDL语言设计了出租车计费器,使其具有时间显示、计费以及模拟出租车启动、停止、复位等功能,并设置了动态扫描电路显示车费和对应时间,显示了硬件描述语言Verilog-HDL设计数字逻辑电路的优越性.源程序经MAX+PLUSⅡ软件调试、优化,下载到EPF10K10TC144-3芯片中,可应用于实际的出租车收费系统 ...
技术资料 乐曲硬件演奏电路设计
本文分析了乐曲演奏设计中音符，频率，节拍与编码的相互关系，并在EDA开发工具MAX-plus II平台上，采用VHDL语言及原理图的设计方法，实现基于FPGA片上系统动态显示可选择多首乐谱的乐曲演奏器的设计，使乐曲演奏数字电路的设计得到了更好的优化，提高了设计得灵活性。文内附带各个模块的源代码，供各位喜欢这行的参考 ...