搜索：IP软核

找到约 7,364 项符合「IP软核」的查询结果

结果 7,364
热门搜索： STM32 FPGA PCB设计 电路图 51单片机 嵌入式 Arduino MATLAB Verilog Python
相关度 上传时间 下载量 查看数
共 7,364 条结果
按分类筛选
显示更多分类
https://www.eeworm.com/dl/502/30741.html 单片机编程

基于EDA技术的单片机IP核设计

本文介绍了利用EDA技术设计出与MCS-51系列微处理器指令集完全兼容的8位嵌入式微处理器芯片的IP核,并经过验证获得了满意的效果。
下载 152
·
查看 1076
https://www.eeworm.com/dl/fpga/doc/32329.html 教程资料

ISE新建工程及使用IP核步骤详解

ISE新建工程及使用IP核步骤详解
下载 52
·
查看 1119
https://www.eeworm.com/dl/550/37748.html 开发工具

如何仿真IP核(建立modelsim仿真库完整解析)

　　IP核生成文件：（Xilinx/Altera 同） 　　IP核生成器生成 ip 后有两个文件对我们比较有用，假设生成了一个 asyn_fifo 的核，则asyn_fifo.veo 给出了例化该核方式（或者在 Edit－》Language Template-》COREGEN 中找到verilog/VHDL 的例化方式）。asyn_fifo.v 是该核的行为模型，主要调用了 xil ...
下载 185
·
查看 1086
https://www.eeworm.com/dl/kbcluoji/39099.html 可编程逻辑

定制简单LED的IP核的设计源代码

定制简单LED的IP核的设计源代码
下载 23
·
查看 1106
https://www.eeworm.com/dl/kbcluoji/39474.html 可编程逻辑

ISE新建工程及使用IP核步骤详解

ISE新建工程及使用IP核步骤详解
下载 166
·
查看 1089
https://www.eeworm.com/dl/524/42501.html 仿真技术

如何仿真IP核(建立modelsim仿真库完整解析)

　　IP核生成文件：（Xilinx/Altera 同） 　　IP核生成器生成 ip 后有两个文件对我们比较有用，假设生成了一个 asyn_fifo 的核，则asyn_fifo.veo 给出了例化该核方式（或者在 Edit－》Language Template-》COREGEN 中找到verilog/VHDL 的例化方式）。asyn_fifo.v 是该核的行为模型，主要调用了 xil ...
下载 125
·
查看 1130
https://www.eeworm.com/dl/663/124394.html VHDL/FPGA/Verilog

usb1.1的设备控制器IP核

usb1.1的设备控制器IP核，是用verilog硬件描述语言写的
下载 88
·
查看 1130
https://www.eeworm.com/dl/687/294993.html 其他嵌入式/单片机内容

一个SRAM控制器的IP核

一个SRAM控制器的IP核，很不错，有兴趣的朋友可以下去
下载 43
·
查看 1048
https://www.eeworm.com/dl/663/301574.html VHDL/FPGA/Verilog

altera i2c slave ip核verilog 编写

altera i2c slave ip核verilog 编写
下载 111
·
查看 1356
https://www.eeworm.com/dl/663/305494.html VHDL/FPGA/Verilog

用与生成ISE的IP核的COE文件

用与生成ISE的IP核的COE文件，一些具体的参数要自己设置一下！
下载 89
·
查看 1200