如何仿真IP核(建立modelsim仿真库完整解析) - 免费下载
开发工具资源
文件大小:1176 K
💡 温馨提示:本资源由用户 tengtengivy 上传分享,仅供学习交流使用。如有侵权,请联系我们删除。
IP核生成文件:(Xilinx/Altera 同)
IP核生成器生成 ip 后有两个文件对我们比较有用,假设生成了一个 asyn_fifo 的核,则asyn_fifo.veo 给出了例化该核方式(或者在 Edit-》Language Template-》COREGEN 中找到verilog/VHDL 的例化方式)。asyn_fifo.v 是该核的行为模型,主要调用了 xilinx 行为模型库的模块,仿真时该文件也要加入工程。(在 ISE中点中该核,在对应的 processes 窗口中运行“ View Verilog Functional Model ”即可查看该 .v 文件)。如下图所示。
📂 共 6 个源码文件 点击文件名可在线查看源代码