搜索结果

找到约 828 项符合 FIFO 的查询结果

技术资料 连接CY7B923和CY7B933(HOTlink器件)至定时FIFO存储器

This application note describes the interfacing issues betweenthe Cypress CY7B923/CY7B933 (HOTLi
https://www.eeworm.com/dl/908313.html
下载: 9
查看: 3771

技术资料 介绍大型Cypress公司FIFO器件的内部工作和如何应用这些器件进行深度和宽度的扩展

This application note explains the internal operation of the large FIFOs manufactured by Cypress and
https://www.eeworm.com/dl/911917.html
下载: 7
查看: 8106

单片机开发 EZ-USB的CY7C68013A实现Slave FIFO的AutoIN。关键配置见TD_Init函数。

EZ-USB的CY7C68013A实现Slave FIFO的AutoIN。关键配置见TD_Init函数。
https://www.eeworm.com/dl/648/401445.html
下载: 168
查看: 1215

数据结构 模拟分页式存储管理中硬件的地址转换和用先进先出调度算法(FIFO)处理缺页中断

模拟分页式存储管理中硬件的地址转换和用先进先出调度算法(FIFO)处理缺页中断
https://www.eeworm.com/dl/654/123916.html
下载: 73
查看: 1262

VHDL/FPGA/Verilog 这是从opencores下的fifo代码,包括了异步和同步的,还有写的testbench,希望对大家有用.

这是从opencores下的fifo代码,包括了异步和同步的,还有写的testbench,希望对大家有用.
https://www.eeworm.com/dl/663/165473.html
下载: 31
查看: 1101

VHDL/FPGA/Verilog 任意时钟配比的异步fifo.含有synplify ip库中的双端口ram。用于处理多时钟域问题。

任意时钟配比的异步fifo.含有synplify ip库中的双端口ram。用于处理多时钟域问题。
https://www.eeworm.com/dl/663/389062.html
下载: 25
查看: 1106

VHDL/FPGA/Verilog 基于Xilinx Vertex2的可综合的2048x10位的读写可控制FIFO模块源代码

基于Xilinx Vertex2的可综合的2048x10位的读写可控制FIFO模块源代码,深度可控
https://www.eeworm.com/dl/663/392928.html
下载: 158
查看: 1053

串口编程 AVR mega16/mega32的UART FIFO发送.超时接收,广泛应用于工业控制.这是原创作品.

AVR mega16/mega32的UART FIFO发送.超时接收,广泛应用于工业控制.这是原创作品.
https://www.eeworm.com/dl/624/429626.html
下载: 133
查看: 1145

技术资料 基于stm32f103vet6单片机的OV7670(FIFO)摄像头模块的图像采集程序

基于stm32f103vet6单片机的OV7670(FIFO)摄像头模块的图像采集程序,使用的摄像头是自带fifo的,采集的图像可以通过上位机查看彩色的图像,图像在单片机内部可以做二值化处理,用来巡线或者定位使用
https://www.eeworm.com/dl/860153.html
下载: 4
查看: 2855

技术资料 连接CY7B923和CY7B933(HOTlink器件)至宽数据总线的定时FIFO存储器

This application note considers general interfacing issues betweenthe Cypress CY7B923/CY7B933 (H
https://www.eeworm.com/dl/920339.html
下载: 1
查看: 3513