搜索：CPLD FPGA - 虫虫下载站

VHDL/FPGA/Verilog 详细的说明了FPGA设计的整个流程 FPGA设计全流程Modelsim>>Synplify.Pro>>ISE

详细的说明了FPGA设计的整个流程 FPGA设计全流程Modelsim>>Synplify.Pro>>ISE

https://www.eeworm.com/dl/663/447568.html

下载: 76

查看: 1094

FPGA gt Modelsim Synplify

DSP编程  这是一个很不错的CPLD数码管测试程序,从这个程序个大家得很多启发

这是一个很不错的CPLD数码管测试程序,从这个程序个大家得很多启发

https://www.eeworm.com/dl/516/192992.html

下载: 116

查看: 1103

CPLD 数码管家测试程序

嵌入式/单片机编程  键盘去抖动CPLD设计经过验证,可以直接用数码管显示,同时也希望大家给于新想法

键盘去抖动CPLD设计经过验证,可以直接用数码管显示,同时也希望大家给于新想法

https://www.eeworm.com/dl/647/234547.html

下载: 113

查看: 1115

CPLD 键盘去抖动数码管显示

VHDL/FPGA/Verilog Verilog HDL编写的四位数码管动态显示程序,外围电路用CPLD来实现

Verilog HDL编写的四位数码管动态显示程序,外围电路用CPLD来实现

https://www.eeworm.com/dl/663/307251.html

下载: 172

查看: 1814

Verilog CPLD HDL 编写

VHDL/FPGA/Verilog 本文用VHDL在CPLD器件上实现一种8 b数字频率计测频系统

本文用VHDL在CPLD器件上实现一种8 b数字频率计测频系统，能够用十进制数码显示被测信号的频率，不仅能够测量正弦波、方波和三角波等信号的频率，而且还能对其他多种物理量进行测量。具有体积小、可靠性高、功耗低的特点。 ...

https://www.eeworm.com/dl/663/339651.html

下载: 91

查看: 1078

VHDL CPLD 器件数字频率计

系统设计方案  本文介绍一种以CPLD[1]为核心、以VHDL[2]为开发工具的时间控制器

本文介绍一种以CPLD[1]为核心、以VHDL[2]为开发工具的时间控制器，该控制器不仅具有时间功能，而且具有定时器功能，能在00：00～23：59之间任意设定开启时间和关闭时间，其设置方便、灵活，广泛应用于路灯、广告灯箱、霓虹灯等处的定时控制。 ...

https://www.eeworm.com/dl/678/366056.html

下载: 91

查看: 1106

CPLD VHDL 核心开发工具

嵌入式/单片机编程  51CPLD学习板实验指导书,还可以,有原理图,有程序,有讲解,软硬结合.

51CPLD学习板实验指导书,还可以,有原理图,有程序,有讲解,软硬结合.

https://www.eeworm.com/dl/647/398316.html

下载: 112

查看: 1061

CPLD 51 实验指导书原理图

嵌入式/单片机编程  cpld实现的并行数据串行传输收发模块（类曼切斯特码）。最大2M并行码率。

cpld实现的并行数据串行传输收发模块（类曼切斯特码）。最大2M并行码率。

https://www.eeworm.com/dl/647/445027.html

下载: 130

查看: 1083

cpld 并行数据串行传输并行

技术资料  基于FPGA的全数字锁相环设计.pdf

资料->【C】嵌入系统->【C2】IC设计与FPGA->【2】FPGA、CPLD->基于FPGA的全数字锁相环设计.pdf

https://www.eeworm.com/dl/878197.html

下载: 3

查看: 9095

FPGA

技术资料  ldpc原理与应用.pdf

资料->【C】嵌入系统->【C2】IC设计与FPGA->【2】FPGA、CPLD->ldpc原理与应用.pdf

https://www.eeworm.com/dl/882074.html

下载: 6

查看: 3591

ldpc 理与应用

搜索结果

按分类筛选