搜索结果
找到约 1,827 项符合
Altera 的查询结果
按分类筛选
- 全部分类
- 技术资料 (735)
- VHDL/FPGA/Verilog (277)
- 学术论文 (153)
- 教程资料 (111)
- 可编程逻辑 (84)
- 嵌入式/单片机编程 (77)
- 其他 (55)
- VIP专区 (38)
- 其他书籍 (33)
- 单片机开发 (17)
- 系统设计方案 (17)
- 软件设计/软件工程 (16)
- 精品软件 (13)
- 微处理器开发 (11)
- 电子书籍 (10)
- 其他嵌入式/单片机内容 (10)
- 技术书籍 (9)
- 文章/文档 (9)
- Linux/Unix编程 (8)
- 单片机编程 (7)
- ALTERA FPGA开发软件 (6)
- 教程资料 (6)
- FPGA (5)
- 仿真技术 (5)
- 开发工具 (5)
- 文件格式 (5)
- 通讯编程文档 (5)
- 电子书籍 (4)
- 电源技术 (4)
- 其他文档 (4)
- 软件工程 (4)
- 嵌入式综合 (4)
- 汇编语言 (4)
- MAX+plusⅡ (3)
- VHDL/Verilog/EDA源码 (3)
- 技术教程 (3)
- 压缩解压 (3)
- 驱动编程 (3)
- 串口编程 (3)
- 教程 (2)
- 手册 (2)
- 经验 (2)
- PCB相关 (2)
- 接口技术 (2)
- 设计相关 (2)
- 加密解密 (2)
- 通讯/手机编程 (2)
- 操作系统开发 (2)
- PCB图/BOM单/原理图 (2)
- 资料/手册 (2)
- EDA相关 (2)
- 测试测量 (2)
- 模拟电子 (2)
- 嵌入式Linux (2)
- 源码 (1)
- 软件 (1)
- 书籍 (1)
- 电路图 (1)
- 论文 (1)
- 行业应用文档 (1)
- Linux/uClinux/Unix编程 (1)
- DSP编程 (1)
- 开关电源 (1)
- 书籍源码 (1)
- 教材/考试/认证 (1)
- 集成开发环境 (1)
- 单片机相关 (1)
- DSP工具/软件 (1)
- XILINX FPGA开发软件 (1)
- 工控技术 (1)
- 编译器/解释器 (1)
- 数学计算 (1)
- USB编程 (1)
- uCOS (1)
- matlab例程 (1)
- 家庭/个人应用 (1)
- 并口编程 (1)
- 中间件编程 (1)
- 邮电通讯系统 (1)
- 行业发展研究 (1)
- 并行计算 (1)
- Quartus (1)
其他 本文主要分析了FIR数字滤波器的基本结构和硬件构成特点,简要介绍了FIR滤波器实现的方式优缺点 结合Altera公司的Stratix系列产品的特点,以一个基于MAC的8阶FIR数字滤波器的设计为例,给
本文主要分析了FIR数字滤波器的基本结构和硬件构成特点,简要介绍了FIR滤波器实现的方式优缺点 结合Altera公司的Stratix系列产品的特点,以一个基于MAC的8阶FIR数字滤波器的设计为例,给出了使用Verilog硬件描述语言进行数字逻辑设计的过程和方法,并且在QuartusⅡ的集成开发环境下编写HDL代码,进行综合 利用QuartusⅡ内部的仿 ...
教程资料 一种线性卷积实时实现方案
建了一个基于Altera 的EP2S60硬件处理平台,利用Altera提供的FFT IP核,在100 MHz系统时钟下,数据吞吐率可达100 Ms/s。
可编程逻辑 一种线性卷积实时实现方案
建了一个基于Altera 的EP2S60硬件处理平台,利用Altera提供的FFT IP核,在100 MHz系统时钟下,数据吞吐率可达100 Ms/s。
教程资料 QQ2812开发板的CPLD源代码
QQ2812开发板的CPLD源代码，CPLD芯片为ALTERA公司MAX3000A系列芯片
VHDL/FPGA/Verilog 8051 MCU在nois平台上的实现代码（VHDL）
8051 MCU在nois平台上的实现代码（VHDL），出自Altera公司，经过严格测试核验证
VHDL/FPGA/Verilog 触发器实现的
触发器实现的，8位全加器的VHDL语言实现，适用于altera系列的FPGA
VHDL/FPGA/Verilog QQ2812开发板的CPLD源代码
QQ2812开发板的CPLD源代码，CPLD芯片为ALTERA公司MAX3000A系列芯片
VHDL/FPGA/Verilog 用verilog写的
用verilog写的，基于查表法实现的LOG10运算器，在Altera FPGA中应用。
技术资料 Modelsim-进行时序仿真
该文档介绍了Modelsim-SE-进行时序仿真及altera库的添加，不错的参考文档
技术资料 CAN总线verilog代码
CAN总线协议的verilog源码，可以在ALTERA/Xilinx平台上编译，换平台时请注意修改define。