搜索结果
找到约 1,827 项符合
ALTERA 的查询结果
按分类筛选
- 全部分类
- 技术资料 (735)
- VHDL/FPGA/Verilog (277)
- 学术论文 (153)
- 教程资料 (111)
- 可编程逻辑 (84)
- 嵌入式/单片机编程 (77)
- 其他 (55)
- VIP专区 (38)
- 其他书籍 (33)
- 单片机开发 (17)
- 系统设计方案 (17)
- 软件设计/软件工程 (16)
- 精品软件 (13)
- 微处理器开发 (11)
- 电子书籍 (10)
- 其他嵌入式/单片机内容 (10)
- 技术书籍 (9)
- 文章/文档 (9)
- Linux/Unix编程 (8)
- 单片机编程 (7)
- ALTERA FPGA开发软件 (6)
- 教程资料 (6)
- FPGA (5)
- 仿真技术 (5)
- 开发工具 (5)
- 文件格式 (5)
- 通讯编程文档 (5)
- 电子书籍 (4)
- 电源技术 (4)
- 其他文档 (4)
- 软件工程 (4)
- 嵌入式综合 (4)
- 汇编语言 (4)
- MAX+plusⅡ (3)
- VHDL/Verilog/EDA源码 (3)
- 技术教程 (3)
- 压缩解压 (3)
- 驱动编程 (3)
- 串口编程 (3)
- 教程 (2)
- 手册 (2)
- 经验 (2)
- PCB相关 (2)
- 接口技术 (2)
- 设计相关 (2)
- 加密解密 (2)
- 通讯/手机编程 (2)
- 操作系统开发 (2)
- PCB图/BOM单/原理图 (2)
- 资料/手册 (2)
- EDA相关 (2)
- 测试测量 (2)
- 模拟电子 (2)
- 嵌入式Linux (2)
- 源码 (1)
- 软件 (1)
- 书籍 (1)
- 电路图 (1)
- 论文 (1)
- 行业应用文档 (1)
- Linux/uClinux/Unix编程 (1)
- DSP编程 (1)
- 开关电源 (1)
- 书籍源码 (1)
- 教材/考试/认证 (1)
- 集成开发环境 (1)
- 单片机相关 (1)
- DSP工具/软件 (1)
- XILINX FPGA开发软件 (1)
- 工控技术 (1)
- 编译器/解释器 (1)
- 数学计算 (1)
- USB编程 (1)
- uCOS (1)
- matlab例程 (1)
- 家庭/个人应用 (1)
- 并口编程 (1)
- 中间件编程 (1)
- 邮电通讯系统 (1)
- 行业发展研究 (1)
- 并行计算 (1)
- Quartus (1)
技术资料 CPLD和单片机通信
本资源详细介绍了如何利用Altera公司的EPM240T100C5 CPLD与Atmel的AT89C52单片机之间实现RS232串行通信的方法。通过CPLD上的按键控制，可以触发AT89C52播放不同的音乐片段，非常适合于学习CPLD与MCU之间的数据交换技术以及简单的音频输出应用。无论是对于初学者还是有一定基础的电子工程师来说，这份资料都是一个非常实用的 ...
技术资料 Cyclone IV E FPGA自学笔记
Cyclone IV E FPGA的自学笔记，有兴趣的可以看看哦，很不错！第一章 自序 开始有计划写这本书的时候，Altera 还叫 Altera，还没有加入 Intel 的大家庭，Xilinx 的
ZYNQ 也才刚刚开始有人探索，Altera 大学计划第一次将亚洲创新大赛由传统的 SOPC 大赛
换成了 SOC 大赛，软核变硬核，性能翻几番。那个时候，能出一本认 ...
技术资料 数字滤波器的MATLAB与FPGA实现——AlteraVerilog版
数字滤波器的MATLAB与FPGA实现——Altera/Verilog版》以Altera公司的FPGA器件为开发平台，采用MATLAB及Verilog
HDL语言为开发工具，详细阐述数字滤波器的FPGA实现原理、结构、方法以及仿真测试过程，并通过大量工程实例分析FPGA实现过程中的具体技术细节。主要包括FIR滤波器、IIR滤波器、多速率滤波器、自适应滤波器、变 ...
学术论文 （2，1，9）软判决Viterbi译码器的设计与FPGA实现
卷积码是无线通信系统中广泛使用的一种信道编码方式。Viterbi译码算法是一种卷积码的最大似然译码算法，它具有译码效率高、速度快等特点，被认为是卷积码的最佳译码算法。本文的主要内容是在FPGA上实现约束长度为9，码率为1/2，采用软判决方式的Viterbi译码器。 本文首先介绍了卷积码的基本概念，阐述了Viterbi算法的原理， ...
技术资料 （2，1，9）软判决Viterbi译码器的设计与FPGA实现.rar
卷积码是无线通信系统中广泛使用的一种信道编码方式。Viterbi译码算法是一种卷积码的最大似然译码算法，它具有译码效率高、速度快等特点，被认为是卷积码的最佳译码算法。本文的主要内容是在FPGA上实现约束长度为9，码率为1/2，采用软判决方式的Viterbi译码器。 本文首先介绍了卷积码的基本概念，阐述了Viterbi算法的原理， ...
技术资料 （2，1，9）软判决Viterbi译码器的设计与FPGA实现
卷积码是无线通信系统中广泛使用的一种信道编码方式。Viterbi译码算法是一种卷积码的最大似然译码算法，它具有译码效率高、速度快等特点，被认为是卷积码的最佳译码算法。本文的主要内容是在FPGA上实现约束长度为9，码率为1/2，采用软判决方式的Viterbi译码器。 本文首先介绍了卷积码的基本概念，阐述了Viterbi算法的原理， ...
技术教程 用SignalTapII逻辑分析仪调试FPGA
SignalTap II 内嵌逻辑分析仪是Altera 公司Quartus II 软件中内嵌的一种调试程序,通过把一段执行逻辑分析功能
的代码和客户的设计组合在一起编译、布局布线,完成传统逻辑分析仪的功能。介绍了SignalTap II 的基本内容、实现原理以及
在实际工程中的应用环境。结合ATM交换矩阵的设计实例,详细阐述了用SignalTapII 对FPGA ...
教程资料 CPLD设计实现智能机器小车主要完成寻迹功能等
智能机器小车主要完成寻迹功能，由机械结构和控制单元两个部分组成。机械结构是一个由底盘、前后辅助轮、控制板支架、传感器支架、左右驱动轮、步进电机等组成。控制单元部分主要由主要包含传感器及其调理电路、步进电机及驱动电路、控制器三个部分。本设计的核心为控制器部分，采用Altera MAX7000S系列的EPM7064LC84-15作 ...
单片机编程 用单片机配置FPGA—PLD设计技巧
用单片机配置FPGA—PLD设计技巧
Configuration/Program Method for Altera Device
Configure the FLEX Device
You can use any Micro-Controller to configure the FLEX device–the main idea is clocking in ONE BITof configuration data per CLOCK–start from the BIT 0􀂄The total Configuration time–e.g. ...
VHDL/FPGA/Verilog 智能机器小车主要完成寻迹功能
智能机器小车主要完成寻迹功能，由机械结构和控制单元两个部分组成。机械结构是一个由底盘、前后辅助轮、控制板支架、传感器支架、左右驱动轮、步进电机等组成。控制单元部分主要由主要包含传感器及其调理电路、步进电机及驱动电路、控制器三个部分。本设计的核心为控制器部分，采用Altera MAX7000S系列的EPM7064LC84-15作 ...