搜索结果
找到约 44 项符合
4BIT 的查询结果
按分类筛选
VHDL/FPGA/Verilog 一个很不错的例子,实现的是4bit的加减乘除,用modelsim做的仿真.
一个很不错的例子,实现的是4bit的加减乘除,用modelsim做的仿真.
单片机开发 SINOWEALTH中颖4BIT单片机原理及应用,哈哈不错,相当多的例子程序代码.
SINOWEALTH中颖4BIT单片机原理及应用,哈哈不错,相当多的例子程序代码.
系统设计方案 利用QuartusII的"MegaWizard Plug-In Manager", 设计输入数据宽度是4bit的ADD、SUB、MULT、DIVIDE、COMPARE 把它们作为一个proje
利用QuartusII的"MegaWizard Plug-In Manager",
设计输入数据宽度是4bit的ADD、SUB、MULT、DIVIDE、COMPARE
把它们作为一个project,DEVICE选用EPF10K70RC240-4，对它们进行
时序仿真，将仿真波形（输入输出选用group）在一页纸上打印出来。
2.利用QuartusII的"MegaWizard Plug-In Manager"中的LPM_COUNTER，
设计一个2 ...
VHDL/FPGA/Verilog 4bit ALU（运算逻辑单元）的设计 给出了此次设计alu的输入输出结构及相应的位数。其中C0是一位的进位输入
4bit ALU（运算逻辑单元）的设计
给出了此次设计alu的输入输出结构及相应的位数。其中C0是一位的进位输入，A和B分别是4位的数据输入，S0、S1、M分别为一位的功能选择输入信号；Cout是一位的进位输出，F是4为的运算结果输出。
VHDL/FPGA/Verilog 用VHDL编译的源代码
用VHDL编译的源代码，4bit加一器，输入一个4位二进制数自动加一，解压后直接用Quartus打开project即可
嵌入式Linux 镁光的ECC编码方案和解码方案
镁光的ECC编码方案和解码方案，适用于MLC类型NANDFLASH，4bit纠错能力，里面还包括市面上难找的三星一款MLC类型NANDFLASHdatasheet作为参照
技术资料 M3-SDIO
这个是一个microSD卡的测试实验，采用4bit数据线、DMA模式，没有使用文件系统，只是单纯的读block并将测试信息通过串口1在计算机的超级终端上打印出来，本实验室使用文件系统的基础。
通讯/手机编程 GSM信道译码 测试条件:上行DSP时钟@169MHz--->(STM #0xC007,CLKMD) SDCCH---->抽取比特固定为1bit需要时间1.2ms(vite
GSM信道译码
测试条件:上行DSP时钟@169MHz--->(STM #0xC007,CLKMD)
SDCCH---->抽取比特固定为1bit需要时间1.2ms(viterbi解码算法)||1.06ms(非viterbi译码算法)
抽取比特如果为4bit需要时间2.8ms(viterbi解码算法)||2.72ms(非viterbi
压缩解压 ADPCM(Adaptive Differential Pulse Code Modulation)
ADPCM(Adaptive Differential Pulse Code Modulation)，是一种针对 16bits( 或8bits或者更高) 声音波形数据的一种有损压缩算法,它将声音流中每次采样的 16bit 数据以 4bit 存储,所以压缩比 1:4. 而且压缩/解压缩算法非常简单,所以是一种低空间消耗，高质量高效率声音获得的好途径。保存声音的数据文件后缀名为 .AUD 的大多 ...