源码工程 VHDL/FPGA/Verilog 人工审核无毒

用VHDL编译的源代码

所属分类 VHDL/FPGA/Verilog
文件大小 244 K
文件格式 RAR 文件
累计下载 25 次
分享作者
发布日期

资料详细技术说明

用VHDL编译的源代码,4bit加一器,输入一个4位二进制数自动加一,解压后直接用Quartus打开project即可

压缩包内文件清单(共 12 个文件)

已自动扫描归档包内目录结构与文件清单 源码与文本文档支持点击「在线阅读」,二进制/媒体文件请下载压缩包后使用
1 FILE
fourbitincrement.fit.smsg 513 B
包内组件
2 FILE
fourbitincrement_assignment_defaults.qdf 37 KB
包内组件
3 FILE
fourbitincrement.tan.rpt 7.8 KB
包内组件
4 FILE
fourbitincrement.fit.summary 617 B
包内组件
5 FILE
fourbitincrement.pin 56.8 KB
包内组件
6 FILE
fourbitincrement.tan.summary 710 B
包内组件
7 FILE
fourbitincrement.fit.rpt 126 KB
包内组件
8 FILE
fourbitincrement.sof 464.6 KB
包内组件
9 FILE
fourbitincrement.flow.rpt 6.5 KB
包内组件
10 FILE
fourbitincrement.asm.rpt 5.6 KB
包内组件
11 FILE
fourbitincrement.done 26 B
包内组件
12 FILE
xnor2.vhd 199 B
包内组件

相关VHDL/FPGA/Verilog资料推荐

下载与解压说明

下载积分规则

  • 本资源下载仅需 2 积分
  • 24 小时内重复下载免扣积分
  • VIP 会员享专属免积分高速通道

文件解压指南

  • 推荐使用 7-Zip 或新版 WinRAR 解压
  • 原理图与 PCB 请使用对应 EDA 软件打开
  • 压缩包内源码可直接在上方在线预览

免费获取积分