搜索结果
找到约 19,374 项符合
4位乘法器 的查询结果
按分类筛选
VHDL/FPGA/Verilog 8*8乘法器及其测试：采用booth编码的乘法器：1． ultipler_quick_add_4 即4位的并行全加器
8*8乘法器及其测试：采用booth编码的乘法器：1． ultipler_quick_add_4
即4位的并行全加器，在这里主要起了两个作用：第一个是在求部分积单元时，当编码为3x时用来输出部分积；另外一个是在将部分积加起来时，求3到6位时所用到。
2． ultiplier_quick_add_5
即5位的并行全加器，这里用来分别计算积的7到11位和12到16位。
3 ...
VHDL/FPGA/Verilog 移位乘法器的输入为两个4位操作数a和b
移位乘法器的输入为两个4位操作数a和b，启动乘法器由stb控制，clk信号提供系统定时。乘法器的结果为8位信号result,乘法结束后置信号done为1.
乘法算法采用原码移位乘法，即对两个操作数进行逐位的移位相加，迭代4次后输出结果。具体算法：
1. 被乘数和乘数的高位补0，扩展成8位。
2. 乘法依次向右移位，并检查其最低 ...
VHDL/FPGA/Verilog 位加法器的verilog程序与4×4 乘法器的verilog描述！！！
位加法器的verilog程序与4×4 乘法器的verilog描述！！！
VHDL/FPGA/Verilog VHDL语言实现的16位快速乘法器
VHDL语言实现的16位快速乘法器
VHDL/FPGA/Verilog 8位相 加乘法器
8位相 加乘法器，具有高速，占用资源较少的优点
VHDL/FPGA/Verilog 一种可以完成16位有符号／无符号二进制数乘法的乘法器。该乘法器采用了改进的Booth算法
一种可以完成16位有符号／无符号二进制数乘法的乘法器。该乘法器采用了改进的Booth算法，简化了部分积的符号扩展，采用Wallace树和超前进位加法器来进一步提高电路的运算速度。本乘法器可以作为嵌入式CPU内核的乘法单元，整个设计用VHDL语言实现。 ...
文章/文档 Ripple Adder: 16-bit 全加,半加及ripple adder的设计及VHDL程序 Carry Look ahead Adder:4, 16, 32 bits 前置进位加法器的设计方
Ripple Adder: 16-bit 全加,半加及ripple adder的设计及VHDL程序
Carry Look ahead Adder:4, 16, 32 bits 前置进位加法器的设计方案及VHDL程序
Carry Select Adder:16 Bits 进位选择加法器的设计方案及VHDL程序
其他嵌入式/单片机内容 该源码实现了一个8*8位的乘法器
该源码实现了一个8*8位的乘法器，在实现的过程中用到了宏单元