搜索结果

找到约 19,374 项符合 4位乘法器 的查询结果

VHDL/FPGA/Verilog 其乘法器原理是:乘法通过逐项移位相加原理来实现

其乘法器原理是:乘法通过逐项移位相加原理来实现,从被乘数的最低位开始,若为1,则乘数左移后与上一次的和相加;若为0,左移后以全零相加,直至被乘数的最高位
https://www.eeworm.com/dl/663/394902.html
下载: 74
查看: 1818

VHDL/FPGA/Verilog 实验图1是一含计数使能、异步复位和计数值并行预置功能4位加法计数器

实验图1是一含计数使能、异步复位和计数值并行预置功能4位加法计数器,例1是其VHDL描述。由实验图1所示,图中间是4位锁存器;rst是异步清信号,高电平有效;clk是锁存信号;
https://www.eeworm.com/dl/663/395805.html
下载: 49
查看: 1063

VHDL/FPGA/Verilog RS(204,188)译码器的设计 异步FIFO设计 伪随即序列应用设计 CORDIC数字计算机的设计 CIC的设计 除法器的设计 加罗华域的乘法器设计

RS(204,188)译码器的设计 异步FIFO设计 伪随即序列应用设计 CORDIC数字计算机的设计 CIC的设计 除法器的设计 加罗华域的乘法器设计
https://www.eeworm.com/dl/663/395931.html
下载: 138
查看: 1091

教育系统应用 EDA课程设计报告 - 电子密码锁设计实验 密码锁密码为4位

EDA课程设计报告 - 电子密码锁设计实验 密码锁密码为4位
https://www.eeworm.com/dl/621/396012.html
下载: 33
查看: 1388

单片机开发 4位8段数码管分别动态显示“1234”,希望对大家有所帮助.

4位8段数码管分别动态显示“1234”,希望对大家有所帮助.
https://www.eeworm.com/dl/648/396377.html
下载: 35
查看: 1271

VHDL/FPGA/Verilog vhdl实现一个4位十进制加法技术器。。。上传源代码

vhdl实现一个4位十进制加法技术器。。。上传源代码,和大家分享
https://www.eeworm.com/dl/663/397187.html
下载: 147
查看: 1034

单片机开发 lcd1602编程资料。包括8位和4位口的c语言程序。当单片机口不够时可用4位接法

lcd1602编程资料。包括8位和4位口的c语言程序。当单片机口不够时可用4位接法,采用4位C语言编程就可以。
https://www.eeworm.com/dl/648/397950.html
下载: 149
查看: 1067

VHDL/FPGA/Verilog 由verilog编写的乘法器

由verilog编写的乘法器,通过两个文件的调用实现。由于子模块的调用使得程序简化了许多。
https://www.eeworm.com/dl/663/399020.html
下载: 146
查看: 1041

嵌入式/单片机编程 用89c52通过两片74hc595控制4位led显示

用89c52通过两片74hc595控制4位led显示
https://www.eeworm.com/dl/647/400504.html
下载: 69
查看: 1048

VHDL/FPGA/Verilog 乘法器 所占资源很少 很好的一个乘法器 史书上的一个例子 说得很好啊

乘法器 所占资源很少 很好的一个乘法器 史书上的一个例子 说得很好啊
https://www.eeworm.com/dl/663/401975.html
下载: 34
查看: 1059