搜索结果
找到约 39 项符合
0000 的查询结果
按分类筛选
数据结构 纯C写的48位软件模拟浮点运算,可移植 测试版
纯C写的48位软件模拟浮点运算,可移植
测试版，V0.0000.01
需进一步测试及优化
VHDL/FPGA/Verilog Ve一个简单的数字电子密码锁
Ve一个简单的数字电子密码锁，密码为4 位。
功能 密码输入：每按下一个键，要求在数码管上显示，并依次左移； 密码清除：清除密码输入，并将输入置为”0000”；密码修改：将当前输入设为新的密码；上锁和开锁.
酒店行业 很好用的酒店管理软件
很好用的酒店管理软件，在服务器端安装install目录下的"服务器",客户端安装install目
录下的"运行环境"
数据库密码为"yzf_zisun"
0000
12345
VHDL/FPGA/Verilog 实现一个FIR滤波器
实现一个FIR滤波器，基于直接型型算法
输入数据宽度：8位
输出数据宽度：16位
阶数：16阶
滤波器经转换后（右移16位）的特征参数为：
h[0]=h[15]=0000
h[1]=h[14]=0065
h[2]=h[13]=018F
h[3]=h[12]=035A
h[4]=h[11]=0579
h[5]=h[10]=078E
h[6]=h[9]=0935
h[7]=h[8]=0A1F ...
VHDL/FPGA/Verilog 分布式算法在实现乘加功能时
分布式算法在实现乘加功能时，是通过将各输入数据的每一对应位产生的部分积预先进行相加形成相应的部分积，然后再对各个部分积累加形成最终结果的，而传统算法是等到所有乘积已经产生之后再来相加完成乘加运算的。与传统串行算法相比，分布式算法可极大地减少硬件电路的规模，提高电路的执行速度。
实现一个FIR滤波器，基于 ...
汇编语言 自主开发的文件系统
自主开发的文件系统，自由协议
调用
mov ax,600
mov [7e20h],ax
mov al, A
mov [7f00h],al
mov al,0 文件名以数字0结束
mov [7f01h,al
本例中文件数据位于内存 0000:2000h
mov ax,cs
mov ds,ax
mov ax,7600h
jmp ax
教育系统应用 執行步驟1: 執行EX1126程式進入學生考試系統 權限描述: 使用者查詢:於”姓名”中輸入”Arno”,於”學號”中輸入”good”,再按下”使用者查詢” 即可查詢. 修改使用者:於”姓名
執行步驟1:
執行EX1126程式進入學生考試系統
權限描述:
使用者查詢:於”姓名”中輸入”Arno”,於”學號”中輸入”good”,再按下”使用者查詢”
即可查詢.
修改使用者:於”姓名”中輸入”GUEST”,於”學號”中輸入”0000”,再按下” 修改使用者即可修改:
功能描述:
使用者開始考試,於”姓名”中輸入自己的姓名,於”學號”中 ...
VHDL/FPGA/Verilog 控制模块是频率计的核心所在,具有如下所述功能： 对输入数据判断并输出档位信号； ——10KHZ最高位为1010
控制模块是频率计的核心所在,具有如下所述功能：
对输入数据判断并输出档位信号；
——10KHZ最高位为1010，换高档，最低位为0000，小数点不亮，表无信号；
——100KHZ最高位为1010，换高档，最高位为0000，换低档测试；
——1MHZ、10MHZ同100KHZ测试档。
针对不同的档位输出不同的时基信号；
——100ms时基信号，用于10KHZ ...
VHDL/FPGA/Verilog 功能： 1、 密码输入：每按下一个键
功能：
1、 密码输入：每按下一个键，要求在数码管上显示，并依次左移；
2、密码清除：清除密码输入，并将输入置为”0000”；
3、密码修改：将当前输入设为新的密码；
4、上锁和开锁。
数据结构 设计一个实现任意长的整数进行减法运算的演示程序。要求输入和输出每四位一组
设计一个实现任意长的整数进行减法运算的演示程序。要求输入和输出每四位一组，组间用逗号隔开。如：1，0000，0000，0000，0000。