虫虫开发者 虫虫开发者 电子工程与源码社区
热门搜索： STM32 开关电源 FPGA 51单片机 电路图 Altium Modbus 热搜词库 »
上传资料
已收录 672,333 份工程资料
源码工程 VHDL/FPGA/Verilog 人工审核无毒

分布式算法在实现乘加功能时

所属分类 VHDL/FPGA/Verilog
文件大小 1998 K
文件格式 RAR 文件
累计下载 35 次
分享作者
发布日期

资料详细技术说明

分布式算法在实现乘加功能时，是通过将各输入数据的每一对应位产生的部分积预先进行相加形成相应的部分积，然后再对各个部分积累加形成最终结果的，而传统算法是等到所有乘积已经产生之后再来相加完成乘加运算的。与传统串行算法相比，分布式算法可极大地减少硬件电路的规模，提高电路的执行速度。 实现一个FIR滤波器，基于分布式算法 输入数据宽度：8位 输出数据宽度：16位 阶数：16阶 滤波器经转换后（右移16位）的特征参数为： h[0]=h[15]=0000 h[1]=h[14]=0065 h[2]=h[13]=018F h[3]=h[12]=035A h[4]=h[11]=0579 h[5]=h[10]=078E h[6]=h[9]=0935 h[7]=h[8]=0A1F

压缩包内文件清单（共 12 个文件）

已自动扫描归档包内目录结构与文件清单 源码与文本文档支持点击「在线阅读」，二进制/媒体文件请下载压缩包后使用
1 FILE
_info 429 B
包内组件
2 FILE
verilog.asm 80.5 KB
包内组件
3 FILE
_primary.dat 8.8 KB
包内组件
4 FILE
_primary.vhd 311 B
包内组件
5 FILE
fir_in.salt 5.3 KB
包内组件
6 FILE
firfilter_da.tan.rpt 80.1 KB
包内组件
7 FILE
firfilter_da.map.smsg 134 B
包内组件
8 FILE
modelsim.ini 21.9 KB
包内组件
9 FILE
tb_fir.v.bak 1.9 KB
包内组件
10 FILE
verilog.asm (子目录 #2) 12.5 KB
包内组件
11 FILE
_primary.dat (子目录 #2) 1.3 KB
包内组件
12 FILE
_primary.vhd (子目录 #2) 72 B
包内组件

相关VHDL/FPGA/Verilog资料推荐

下载与解压说明

下载积分规则

  • 本资源下载仅需 2 积分
  • 24 小时内重复下载免扣积分
  • VIP 会员享专属免积分高速通道

文件解压指南

  • 推荐使用 7-Zip 或新版 WinRAR 解压
  • 原理图与 PCB 请使用对应 EDA 软件打开
  • 压缩包内源码可直接在上方在线预览

免费获取积分