搜索结果
找到约 3,508 项符合
高速异步FIFO 的查询结果
VHDL/FPGA/Verilog verilog开发的FIFO
verilog开发的FIFO，经过验证，有完整版本的测试程序，经典之作
单片机开发 高速ADC数字示波 keil3下编译调试通过
高速ADC数字示波 keil3下编译调试通过
嵌入式/单片机编程 基于FPGA自适应高速RS编译码器的IP核设计
基于FPGA自适应高速RS编译码器的IP核设计
VHDL/FPGA/Verilog verilog实现的异步UART代码
verilog实现的异步UART代码，包括发送模块、接收模块，波特率可配置，另附PC机的c代码
DSP编程 介绍了一种基于大规模FPGA及高性能DSP芯片的机载雷达信号处理嵌入式系统的设计方案及设计实现。 采用标准的VME总线及基于FPGA内嵌MGT的高速串行互连技术,具有实时性强、集成度高以及软硬件可
介绍了一种基于大规模FPGA及高性能DSP芯片的机载雷达信号处理嵌入式系统的设计方案及设计实现。
采用标准的VME总线及基于FPGA内嵌MGT的高速串行互连技术,具有实时性强、集成度高以及软硬件可编程易于系统
扩展及重构的特点。 ...
VHDL/FPGA/Verilog 一种关于高速时钟提取的文章
一种关于高速时钟提取的文章，讲述了锁相环提取时钟的优缺点。
VHDL/FPGA/Verilog URAT异步通信接口的VHDL描述
URAT异步通信接口的VHDL描述，可综合
VC书籍 SEG Y 数据交换格式SEG Y rev 0 自1975 年推 出以来在地球物理界得到了广泛的应用$并引发了 一系列的革新# 随着三维数据采集技术以及高速 度％ 大容量记录媒体的应用$SEG
SEG Y 数据交换格式SEG Y rev 0 自1975 年推
出以来在地球物理界得到了广泛的应用$并引发了
一系列的革新# 随着三维数据采集技术以及高速
度％ 大容量记录媒体的应用$SEG Y rev 0 已经不能
满足现阶段数据采集％ 处理及存储的需求$ 因此$
SEG 技术标准委员会! the SEG Technical Standards
Committee " 推出了新的格式标准& ...
VHDL/FPGA/Verilog VHDL编写的异步通信串行口设计用Quartus工具编译
VHDL编写的异步通信串行口设计用Quartus工具编译
其他书籍 这是关于高速电路系统设计的一本书
这是关于高速电路系统设计的一本书，也是英文版的，中文版的都没有，希望对兄弟姐妹们有用哦。