搜索结果

找到约 1,812 项符合 随机数发生器 的查询结果

数学计算 本压缩文件提供了VC平台中在固定的时间内生成随机数的程序。

本压缩文件提供了VC平台中在固定的时间内生成随机数的程序。
https://www.eeworm.com/dl/641/139009.html
下载: 170
查看: 1054

其他嵌入式/单片机内容 低频数字式相位测量仪; 此系统由相位测量仪、数字式移相信号发生器和移相网络三部分组成。为使系统更加稳定

低频数字式相位测量仪; 此系统由相位测量仪、数字式移相信号发生器和移相网络三部分组成。为使系统更加稳定,使系统整体精度得以保障,本电路两块T89C52为核心控制器件分别控制相位测量、数字式移相信号发生,在数字式移相信号发生部分采用了锁相技术、CPLD等技术, 使输出波形精度大大提高,并可对频率自动校验,提高频率稳 ...
https://www.eeworm.com/dl/687/139224.html
下载: 141
查看: 1045

人工智能/神经网络 改进遗传算法-郭涛算法做最优化问题很管用,算法的基本思想是 先任意产生n个随机数

改进遗传算法-郭涛算法做最优化问题很管用,算法的基本思想是 先任意产生n个随机数,然后从n个数里随机选择m个数,再有这m个 数合成一个新数,将这个新数同n个数中间适应值函数值的最差的比较, 如果好的话就取代最差的那个,如果它比最好的还要好的话,则把最好的 也取代。如果比最差的坏,则重新合成一个新数。依次循环下 ...
https://www.eeworm.com/dl/650/139479.html
下载: 91
查看: 1039

游戏 随机性发生器、冒泡分类和混洗一组12张牌的演示程序。 Demonstrates the use of a randomizer, bubble-sort and an array to "shuff

随机性发生器、冒泡分类和混洗一组12张牌的演示程序。 Demonstrates the use of a randomizer, bubble-sort and an array to "shuffle" a deck of 12 cards. I put it here for those of you who are trying to figure out how to shuffle with a randomizer without having the same card appear two-or-more times. ...
https://www.eeworm.com/dl/625/139750.html
下载: 144
查看: 1066

人工智能/神经网络 这是我在matlab环境下编写的产生随机数的源程序

这是我在matlab环境下编写的产生随机数的源程序,包括产生均匀分布和正态分布,参数接口十分灵活。
https://www.eeworm.com/dl/650/139778.html
下载: 55
查看: 1068

人工智能/神经网络 该程序用来检验monte carlo随机数的分布是否满足随机性要求。包括独立性检验、均匀性检验和参数检验。

该程序用来检验monte carlo随机数的分布是否满足随机性要求。包括独立性检验、均匀性检验和参数检验。
https://www.eeworm.com/dl/650/139779.html
下载: 119
查看: 1222

单片机开发 基于AT90S1200芯片 (16MHz),源代码为汇编语言。 用户界面软件 LOLA.EXE 用途逻辑分析仪。PGEN.EXE用作脉冲发生器。均使用 delphi 编程。 提供了16位版本(L

基于AT90S1200芯片 (16MHz),源代码为汇编语言。 用户界面软件 LOLA.EXE 用途逻辑分析仪。PGEN.EXE用作脉冲发生器。均使用 delphi 编程。 提供了16位版本(LoLA16.EXE, PGen16.EXE),适用Windows 3.1/3.11. 32位版本(LoLA32.EXE, PGen32.EXE)适用于 Windows 9x.
https://www.eeworm.com/dl/648/139817.html
下载: 27
查看: 1075

其他 Verilog编写的M序列发生器

Verilog编写的M序列发生器,希望能对大家带来帮助。
https://www.eeworm.com/dl/534/140352.html
下载: 90
查看: 1135

VHDL/FPGA/Verilog vhdl语言实现的频率发生器

vhdl语言实现的频率发生器,可以产生不同的频率
https://www.eeworm.com/dl/663/140652.html
下载: 41
查看: 1035

VHDL/FPGA/Verilog 这是一个用MAX+PLUSII开发FPGA(1K30器件)开发的李沙育图形发生器(硬件描述语言部分)。

这是一个用MAX+PLUSII开发FPGA(1K30器件)开发的李沙育图形发生器(硬件描述语言部分)。
https://www.eeworm.com/dl/663/140872.html
下载: 113
查看: 1092