搜索结果
找到约 801 项符合
锁相环 的查询结果
按分类筛选
- 全部分类
- 技术资料 (383)
- 学术论文 (55)
- VHDL/FPGA/Verilog (47)
- 电子书籍 (35)
- 单片机开发 (23)
- 其他 (18)
- 通讯/手机编程 (17)
- 其他书籍 (17)
- 模拟电子 (16)
- 系统设计方案 (16)
- matlab例程 (15)
- 技术书籍 (13)
- 教程资料 (10)
- 软件设计/软件工程 (9)
- 单片机编程 (8)
- 电源技术 (8)
- 数字处理及显示 (7)
- 锁相环 (7)
- 嵌入式/单片机编程 (7)
- VIP专区 (7)
- 通信网络 (5)
- 文章/文档 (5)
- 微处理器开发 (5)
- 源码 (4)
- DSP编程 (4)
- 电子书籍 (4)
- 汇编语言 (4)
- 通讯编程文档 (4)
- 工控技术 (3)
- 可编程逻辑 (3)
- 文件格式 (3)
- 中间件编程 (3)
- 其他嵌入式/单片机内容 (3)
- 软件 (2)
- C/C++语言编程 (2)
- 行业应用文档 (2)
- 无线通信 (2)
- 技术教程 (2)
- 邮电通讯系统 (2)
- GPS编程 (2)
- 书籍 (1)
- 论文 (1)
- 经验 (1)
- 习题答案 (1)
- 电子大赛 (1)
- 电路图 (1)
- 仿真技术 (1)
- 操作系统开发 (1)
- 书籍源码 (1)
- 资料/手册 (1)
- 测试测量 (1)
- XILINX FPGA开发软件 (1)
- 电子技术 (1)
- 压缩解压 (1)
- *行业应用 (1)
- 数学计算 (1)
- uCOS (1)
- VC书籍 (1)
- RFID编程 (1)
论文 一种利于DSP实现的改进型电网电压软锁相环的研究_赵瑞杰
一种利于DSP实现的改进型电网电压软锁相环的研究论文
技术资料 基于MC145170的调频锁相环收音机Protel工程电路原理图及PCB文件
基于MC145170的调频锁相环收音机Protel工程电路原理图及PCB文件
技术资料 基于滑模观测器与分数阶锁相环的无传感器PMSM矢量控制
Abstract: A sliding mode observer and fractional-order phase-locked loop (FO-PLL) method is proposed for the sensorless speed control of a permanent magnet synchronous motor (PMSM).The saturation function is adopted in order to reduce the chattering phenomenon caused by the sliding mode observer. In ...
数学计算 锁相环一阶环的设计的仿真。自动画出线性和非线性的仿真结果
锁相环一阶环的设计的仿真。自动画出线性和非线性的仿真结果
行业应用文档 NE564,SE564锁相环演示板在FM和FSK和BPSK解调器上的应用
The new demoboard set for the NE/SE564 provides the capabilityfor demonstrating three different
VHDL/FPGA/Verilog 比较好的技术文章《基于VHDL的全数字锁相环的设计》有关键部分的源代码。
比较好的技术文章《基于VHDL的全数字锁相环的设计》有关键部分的源代码。
技术资料 NE564,SE564锁相环演示板在FM和FSK和BPSK解调器上的应用
The new demoboard set for the NE/SE564 provides the capabilityfor demonstrating three different
技术资料 介绍CY2291三锁相环频率合成器的性能,内部结构,典型应用及配置要求格式
The CY2291, CY2292 and CY2295 are three-PLL frequency synthesizers that utilize EPROM technology. Ma
VHDL/FPGA/Verilog PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), 数字锁相技术在通信领域应用非常广泛
PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), 数字锁相技术在通信领域应用非常广泛,本例用VHDL描述了一个锁相环作为参考,源码已经调试过。编译器synplicty.Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上;顶层文件是PLL.GDF ...
VHDL/FPGA/Verilog 在VHDL下实现锁相环的源码和说明文档.通常用于分频或倍频时进行相位锁定.
在VHDL下实现锁相环的源码和说明文档.通常用于分频或倍频时进行相位锁定.