搜索：跨时钟域 - 虫虫下载站

VHDL/FPGA/Verilog FPGA VERILOG 用DCFIFO实现跨时钟域的数据传输

FPGA VERILOG 用DCFIFO实现跨时钟域的数据传输，已验证，直接可用

https://www.eeworm.com/dl/663/351810.html

下载: 131

查看: 1035

教程资料  异步FIFO是用来适配不同异步FIFO采用了格雷（GRAY）变换技术和双端口RAM实现了不同时钟域之间的数据无损传输

异步FIFO是用来适配不同时钟域之间的相位差和频率飘移的重要模块。本文设计的异步FIFO采用了格雷（GRAY）变换技术和双端口RAM实现了不同时钟域之间的数据无损传输。该结构利用了GRAY变换的特点，使得整个系统可靠性高和抗干扰能力强，系统可以工作在读写时钟频率漂移达到正负300PPM的恶劣环境。并且由于采用了模块化结构， ...

https://www.eeworm.com/dl/fpga/doc/17596.html

下载: 185

查看: 1089

模拟电子  多时钟域的异步信号的参考解决

多时钟域的异步信号的参考解决

https://www.eeworm.com/dl/571/20570.html

下载: 80

查看: 1023

VHDL/FPGA/Verilog alteral FPGA VERILOG 利用 ROM DCFIFO 和RAM 实现高速到低速时钟域的数据传输

alteral FPGA VERILOG 利用 ROM DCFIFO 和RAM 实现高速到低速时钟域的数据传输，值得学习。

https://www.eeworm.com/dl/663/351812.html

下载: 56

查看: 1098

微处理器开发  多时钟域下同步逻辑的RTL代码（包括数据同步器和控制信号万能同步器）

多时钟域下同步逻辑的RTL代码（包括数据同步器和控制信号万能同步器）

https://www.eeworm.com/dl/655/361039.html

下载: 34

查看: 1094

VHDL/FPGA/Verilog 一种将异步时钟域转换成同步时钟域的方法

一种将异步时钟域转换成同步时钟域的方法，可节省资源，避免格雷码转换。

https://www.eeworm.com/dl/663/375901.html

下载: 183

查看: 1037

VHDL/FPGA/Verilog 基于多时钟的处理

基于多时钟的处理，在跨时钟域的处理上有优势

https://www.eeworm.com/dl/663/386513.html

下载: 94

查看: 1018

VHDL/FPGA/Verilog 任意时钟配比的异步fifo.含有synplify ip库中的双端口ram。用于处理多时钟域问题。

任意时钟配比的异步fifo.含有synplify ip库中的双端口ram。用于处理多时钟域问题。

https://www.eeworm.com/dl/663/389062.html

下载: 25

查看: 1073

VHDL/FPGA/Verilog 异步FIFO是用来适配不同时钟域之间的相位差和频率飘移的重要模块。本文设计的异步FIFO采用了格雷（GRAY）变换技术和双端口RAM实现了不同时钟域之间的数据无损传输。该结构利用了GRAY变换的特点

异步FIFO是用来适配不同时钟域之间的相位差和频率飘移的重要模块。本文设计的异步FIFO采用了格雷（GRAY）变换技术和双端口RAM实现了不同时钟域之间的数据无损传输。该结构利用了GRAY变换的特点，使得整个系统可靠性高和抗干扰能力强，系统可以工作在读写时钟频率漂移达到正负300PPM的恶劣环境。并且由于采用了模块化结构， ...

https://www.eeworm.com/dl/663/445280.html

下载: 171

查看: 1124

FPGA 跨时钟设计

跨时钟设计经典资料，包括程序及相关解读，此资料包含英文和中文资料，设计跨时钟时首选哦

https://www.eeworm.com/dl/507001.html

下载: 2

查看: 59

搜索结果

按分类筛选