搜索结果
找到约 15,532 项符合
超前进位加法器 的查询结果
按分类筛选
数学计算 从1加到N还有N！两个算法实现 N自己设置大小 没有限制 只要内存够大 CPU够快就行 我算100！用1秒多 结果我记得好像有300多位呢
从1加到N还有N！两个算法实现 N自己设置大小 没有限制 只要内存够大 CPU够快就行
我算100！用1秒多 结果我记得好像有300多位呢
单片机开发 本设计采用凌阳16 位单片机SPCE061A对步进电机进行控制
本设计采用凌阳16 位单片机SPCE061A对步进电机进行控制，通过IO口输出的具有时序的方波作为步进电机的控制信号，信号经过芯片L298N驱动步进电机
VHDL/FPGA/Verilog 三位全加器的源代码
三位全加器的源代码，和测试代码，用Verilog HDL实现的！
VHDL/FPGA/Verilog 这是一个4位全加器
这是一个4位全加器，用一个1位半价做的一位全加，然后做成的四位半加。
微处理器开发 16C84做的智能卡程序,滚动码应用原程序,16c54四位LED时钟显示程序,红外应用源程序集1,用PIC12C508509 控制一个步进电机源程序,模拟数据采器 USART
16C84做的智能卡程序,滚动码应用原程序,16c54四位LED时钟显示程序,红外应用源程序集1,用PIC12C508509 控制一个步进电机源程序,模拟数据采器 USART
数学计算 1、二进制、八进制、十进制及十六进制数的加、减、乘、除、乘方、取模等简单计算 2、科学计算函数
1、二进制、八进制、十进制及十六进制数的加、减、乘、除、乘方、取模等简单计算
2、科学计算函数，包括(反)正弦、(反)余弦、(反)正切、(反)余切、开方、指数等函数运行
3、以角度、弧度两种方式实现上述部分函数（对操作时计算结果能无限次随意进行角度和弧度转换）
4、具备历史计算的记忆功能（输入和计算结果表达式能查 ...
VHDL/FPGA/Verilog 除法器的设计本文所采用的除法原理是：对于八位无符号被除数A
除法器的设计本文所采用的除法原理是：对于八位无符号被除数A，先对A转换成高八位是0低八位是A的数C，在时钟脉冲的每个上升沿C 向左移动一位，最后一位补零，同时判断C的高八位是否大于除数B，如是则C的高八位减去B，同时进行移位操作，将C的第二位置1。否则，继续移位操作。经过八个周期后，所得到的C的高八位为余数，第八 ...
VHDL/FPGA/Verilog 用VHDL语言采用串行方法实现用1位全加器实现4位全加器
用VHDL语言采用串行方法实现用1位全加器实现4位全加器
单片机开发 51单片机的 “双位数码管加减一程序设计”演示程序
51单片机的 “双位数码管加减一程序设计”演示程序，汇编语言。