搜索结果
找到约 102,302 项符合
用vhdl实现数字钟 的查询结果
按分类筛选
VHDL/FPGA/Verilog 用vhdl来实现的数字频率合成的技术
用vhdl来实现的数字频率合成的技术，几乎很全的，所有的都有
VHDL/FPGA/Verilog 数字钟的实现 FPGA上运行 VHDL编写
数字钟的实现 FPGA上运行 VHDL编写
VHDL/FPGA/Verilog 用高速硬件语言VHDL设计的全功能数字钟
用高速硬件语言VHDL设计的全功能数字钟，经测试运行稳定
VHDL/FPGA/Verilog 用Verilog HDL / VHDL实现的数字频率计（完整实验报告）
用Verilog HDL / VHDL实现的数字频率计（完整实验报告）
汇编语言 万年历数字钟是一种用万年历时钟芯片实现年、月、日、时、分、秒计时
万年历数字钟是一种用万年历时钟芯片实现年、月、日、时、分、秒计时，并通过单片机处理后送给显示芯片显示的装置，与机械式时钟相比具有更高的准确性和直观性，且具有更长的使用寿命。本系统还可以扩展为可调的自动开关,对家电对用电设备进行控制,笔者在随后改制成为可调时的自动断电的供电系统. ...
VHDL/FPGA/Verilog 用vhdl语言实现2DPSK数字传输
用vhdl语言实现2DPSK数字传输
嵌入式/单片机编程 利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试
利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点 ...
VHDL/FPGA/Verilog 用NiosII实现的数字钟
用NiosII实现的数字钟，经过本人测试运行正常，开发环境：QuartusII6.0和NiosII IDE6.0
单片机开发 在80C51上用汇编语言实现的数字钟程序
在80C51上用汇编语言实现的数字钟程序，具有闹铃、秒表和设置时间等动能。