搜索结果
找到约 5,276 项符合
异步时钟 的查询结果
按分类筛选
技术资料 华为FPGA设计规范 VERILOG约束 编程规范时序分析等全套资料: FPGA技巧Xilinx.p
华为FPGA设计规范 VERILOG约束 编程规范时序分析等全套资料:FPGA技巧Xilinx.pdfHuaWei Verilog 约束.rarSynplify工具使用指南(华为文档)[1].rar.rarVerilog HDL 华为入门教程.rarVerilog典型电路设计 华为.rar一种将异步时钟域转换成同步时钟域的方法.pdf华为coding style.rar华为FPGA设计流程指南.doc华为FPGA设计规范.rar ...
VIP专区 VIP专区-华为FPGA设计全套资料合集19份
资源包含以下内容：1.一种将异步时钟域转换成同步时钟域的方法.pdf2.华为 FPGA设计高级技巧Xilinx篇.pdf3.华为 Verilog基本电路设计指导书.pdf4.华为 大规模逻辑设计指导书.pdf5.华为FPGA设计流程指南.doc6.华为FPGA设计规范.doc7.华为_大规模逻辑设计指导书.pdf8.华为同步电路设计规范（密码：openfree）.pdf9.华为面经.do ...
VIP专区 华为FPGA设计全套，17份精华资料整理，全网最全！
华为硬件工程师手册目前最全版本（159页)
-2019-11-13 16:37
华为大规模逻辑电路设计指导书
-2019-11-13 16:37
华为同步电路设计规范（密码：openfree）
-2019-11-13 16:37
华为以太网时钟同步技术_时钟透传技术白皮书
-2019-11-13 16:37
华为专利——一种将异步时钟域转换成同步时钟域的方法
-2019-11-13 16:37
华为coding ...
教程资料 异步FIFO是用来适配不同异步FIFO采用了格雷（GRAY）变换技术和双端口RAM实现了不同时钟域之间的数据无损传输
异步FIFO是用来适配不同时钟域之间的相位差和频率飘移的重要模块。本文设计的异步FIFO采用了格雷（GRAY）变换技术和双端口RAM实现了不同时钟域之间的数据无损传输。该结构利用了GRAY变换的特点，使得整个系统可靠性高和抗干扰能力强，系统可以工作在读写时钟频率漂移达到正负300PPM的恶劣环境。并且由于采用了模块化结构， ...
模拟电子 多时钟域的异步信号的参考解决
多时钟域的异步信号的参考解决
VHDL/FPGA/Verilog VHDL源代码.设计一个带有异步清0功能的十进制计数器。计数器时钟clk上升沿有效
VHDL源代码.设计一个带有异步清0功能的十进制计数器。计数器时钟clk上升沿有效，清零端为clrn,进位输出为co。
嵌入式/单片机编程 基于fpga和sopc的用VHDL语言编写的EDA含异步清0和同步时钟使能的加法计数器
基于fpga和sopc的用VHDL语言编写的EDA含异步清0和同步时钟使能的加法计数器
嵌入式/单片机编程 FIFO（先进先出队列）通常用于数据的缓存和用于容纳异步信号的频率或相位的差异。本FIFO的实现是利用 双口RAM 和读写地址产生模块来实现的.FIFO的接口信号包括异步的写时钟（wr_clk）和读
FIFO（先进先出队列）通常用于数据的缓存和用于容纳异步信号的频率或相位的差异。本FIFO的实现是利用
双口RAM 和读写地址产生模块来实现的.FIFO的接口信号包括异步的写时钟（wr_clk）和读时钟（rd_clk）、
与写时钟同步的写有效（wren）和写数据（wr_data） 、与读时钟同步的读有效（rden）和读数据（rd_data）
为了实现正 ...
其他 带有异步复位和同步时钟的十进制加法计数器
带有异步复位和同步时钟的十进制加法计数器
VHDL/FPGA/Verilog 设计含异步清零和同步时钟使能的加法计数器
设计含异步清零和同步时钟使能的加法计数器