搜索：废墨清零
找到约 235 项符合「废墨清零」的查询结果
结果 235
按分类筛选
- 全部
- 技术资料 (75)
- VHDL/FPGA/Verilog (31)
- 单片机开发 (30)
- 单片机编程 (19)
- 汇编语言 (13)
- 其他 (11)
- Java编程 (5)
- 文章/文档 (4)
- 源码 (3)
- 系统设计方案 (3)
- 应用设计 (2)
- PCB相关 (2)
- 其他书籍 (2)
- 压缩解压 (2)
- *行业应用 (2)
- 嵌入式/单片机编程 (2)
- 软件设计/软件工程 (2)
- VIP专区 (2)
- 软件 (1)
- 书籍 (1)
- 论文 (1)
- C/C++语言编程 (1)
- VHDL/Verilog/EDA源码 (1)
- 电源技术 (1)
- 数值算法/人工智能 (1)
- 驱动程序 (1)
- 书籍源码 (1)
- 技术教程 (1)
- 单片机 (1)
- 模拟电子 (1)
- 可编程逻辑 (1)
- 驱动编程 (1)
- 编辑器/阅读器 (1)
- 编译器/解释器 (1)
- 多国语言处理 (1)
- 文件格式 (1)
- USB编程 (1)
- 其他数据库 (1)
- 数据结构 (1)
- FlashMX/Flex源码 (1)
- 其他嵌入式/单片机内容 (1)
- 邮电通讯系统 (1)
- 人物传记/成功经验 (1)
https://www.eeworm.com/dl/648/294054.html
单片机开发
K3:--- P1.6 K4:--- P1.7 BEEP:--- P3.7 K3 --- 控制按键 K4 --- 清零按键 开机显示： SECOND-CLOCK 0 TIM
K3:--- P1.6
K4:--- P1.7
BEEP:--- P3.7
K3 --- 控制按键
K4 --- 清零按键
开机显示：
SECOND-CLOCK 0
TIME 00:00:00:00
K3 --- 控制按键：
第一次按下时,开始计时。
显示
BEGIN COUNT 1
TIME 00:00:01:88
第二次按下时,暂停计时。
显示
PAUST COUNT 2
TIME 00:00:01:88
第三次按下 ...
https://www.eeworm.com/dl/663/161896.html
VHDL/FPGA/Verilog
用于逻辑分析仪的组合字触发程序,带四级触发字和一个屏蔽字,当满足触发条件是输出高电平,复位后清零
用于逻辑分析仪的组合字触发程序,带四级触发字和一个屏蔽字,当满足触发条件是输出高电平,复位后清零
https://www.eeworm.com/dl/663/305649.html
VHDL/FPGA/Verilog
本程序为模拟可校时的时钟程序；clk--时钟信号,rst--清零信号,set_en--校时 使能信号,faster--快进信号,slower--快退信号,hour--小时校时,min--分钟校 时
本程序为模拟可校时的时钟程序；clk--时钟信号,rst--清零信号,set_en--校时
使能信号,faster--快进信号,slower--快退信号,hour--小时校时,min--分钟校
时,（hh,hl,ml,mh,sh,sl）--时，分，秒显示信号。
校时的时候，秒清零。
https://www.eeworm.com/dl/663/420199.html
VHDL/FPGA/Verilog
利用fpga实现秒表。秒表有开始停止
利用fpga实现秒表。秒表有开始停止，清零的功能