搜索：实现时钟 - 虫虫下载站

VHDL/FPGA/Verilog 实现同一个时钟输入,可以实现多分频,在一个时钟的驱动下

实现同一个时钟输入,可以实现多分频,在一个时钟的驱动下

https://www.eeworm.com/dl/663/231598.html

下载: 27

查看: 1047

VHDL/FPGA/Verilog 基于FPGA的新型数据位同步时钟提取(CDR)实现方法

基于FPGA的新型数据位同步时钟提取(CDR)实现方法

https://www.eeworm.com/dl/663/236618.html

下载: 170

查看: 1367

单片机开发  采用dispic33实现的时钟程序

采用dispic33实现的时钟程序，该程序能够当作电子表计时。内含整个项目文件

https://www.eeworm.com/dl/648/238616.html

下载: 197

查看: 1124

数据结构  本系统利用时钟芯片Ｓ－３５０５Ａ实现了一个日历系统．

本系统利用时钟芯片Ｓ－３５０５Ａ实现了一个日历系统．

https://www.eeworm.com/dl/654/241990.html

下载: 69

查看: 1088

单片机开发  功能：实现pc机键盘（p/s2接口）与8位单片机连接使用原理：键盘时钟接在p3.2口

功能：实现pc机键盘（p/s2接口）与8位单片机连接使用原理：键盘时钟接在p3.2口，既8051的外部中断int0上，键盘数据接到p1.0上每次按键，键盘会向单片机发脉冲使单片机发生外部中断，数据有p1.0口一位一位传进来传回的数据格式为：1位开始位（0），8位数据位（所按按键的通码，用来识别按键），1位校验位(奇校验) 1位 ...

https://www.eeworm.com/dl/648/250434.html

下载: 137

查看: 1067

VHDL/FPGA/Verilog VERILOG实现多时钟,可以应用于流水线.输入CLK,输出CLK1,CLK2,CLK3

VERILOG实现多时钟,可以应用于流水线.输入CLK,输出CLK1,CLK2,CLK3

https://www.eeworm.com/dl/663/251191.html

下载: 64

查看: 1210

嵌入式/单片机编程  TI MSP430 I2C模块实现日历时钟系统设计方案的源码全部代码

TI MSP430 I2C模块实现日历时钟系统设计方案的源码全部代码

https://www.eeworm.com/dl/647/253512.html

下载: 130

查看: 1070

其他  实现D触发器的基本功能,D触发器的功能是时钟信号为上升沿时检测输入信号并将其赋值给输出信号并维持到下一个上升沿(压缩包内为所有MAXPLUS2程序)

实现D触发器的基本功能,D触发器的功能是时钟信号为上升沿时检测输入信号并将其赋值给输出信号并维持到下一个上升沿(压缩包内为所有MAXPLUS2程序)

https://www.eeworm.com/dl/534/257127.html

下载: 40

查看: 1074

压缩解压  利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试

利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点。本设计采用自顶向下、混合输入方式（原理图输入—顶层文件连接和VHDL语言输 ...

https://www.eeworm.com/dl/617/261127.html

下载: 85

查看: 1123

Java编程  实现一个Applet时钟

实现一个Applet时钟，演示Applet基本生命周期

https://www.eeworm.com/dl/633/266176.html

下载: 53

查看: 1092

搜索结果

按分类筛选