欢迎来到虫虫开发者社区 — 百万工程师技术资源
关于我们
网站地图
登录
注册
虫
虫虫开发者社区
首页
资源下载
资源专辑
热门软件
精品资源
电子书
上传资源
首页
›
资源下载
›
其他
›
实现D触发器的基本功能,D触发器的功能是时钟信号为上升沿时检
实现D触发器的基本功能,D触发器的功能是时钟信号为上升沿时检测输入信号并将其赋值给输出信号并维持到下一个上升沿(压缩包内为所有MAXPLUS2程序)
其他
12 K
40 次下载
2014-01-17
资源详细信息
文件格式
RAR
文件大小
12 K
资源分类
其他
上传者
AhQ
发布时间
2014-01-17 18:38
下载统计
40
次
所需积分
2 积分
实现D触发器的基本功能,D触发器的功能是时钟信号为上升沿时检测输入信号并将其赋值给输出信号并维持到下一个上升沿(压缩包内为所有MAXPLUS2程序) - 资源详细说明
实现D触发器的基本功能,D触发器的功能是时钟信号为上升沿时检测输入信号并将其赋值给输出信号并维持到下一个上升沿(压缩包内为所有MAXPLUS2程序)
实现D触发器的基本功能,D触发器的功能是时钟信号为上升沿时检测输入信号并将其赋值给输出信号并维持到下一个上升沿(压缩包内为所有MAXPLUS2程序) - 源码文件列表
本资源包含 11 个源码文件
支持在线预览,点击文件名即可查看
1
def1.hif
查看源码
2
def1.vhd
查看源码
3
def1.pin
查看源码
4
def1.mmf
查看源码
5
def1.acf
查看源码
6
def1.ndb
查看源码
7
def1.rpt
查看源码
8
def1.sym
查看源码
9
def1.cnf
查看源码
10
def1.scf
查看源码
11
def1.fit
查看源码
温馨提示:
点击文件名或"查看源码"按钮可在线浏览源代码,支持语法高亮显示。
立即下载 实现D触发器的基本功能,D触发器的功能是时钟信号为上升沿时检
立即下载
提示:下载后请用压缩软件解压,推荐使用 WinRAR 或 7-Zip
下载说明与使用指南
下载说明
本资源需消耗
2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用
使用说明
下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用
积分获取方式
上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →
相关技术标签
点击标签浏览更多相关其他资源:
#D触发器
#数字电路
#MAXPLUS2
#时序逻辑
相关其他资源推荐
1
实现
D触发器
的基本功能,
D触发器
的功能是时钟信号为上升沿时检测输入信号并将其赋值给输出信号并维持到下一个上升沿(压缩包内为所有
MAXPLUS2
程序)
实现D触发器的基本功能,D触发器的功能是时钟信号为上升沿时检测输入信号并将其赋值给输出信号并维持到下一个上升沿(压缩包内为所有MAXPLUS2程序)...
2014-01-17
40 次
1123 浏览
2
上升沿触发的
D触发器
用PSPICE仿真的D触发器,实现的功能和数字电路中D触发器一致。程序完整,可直接测试。...
2016-06-14
2 次
202 浏览
3
在LabVIEW里实验PLC中的上升沿触发的功能
在LabVIEW里实验PLC中的上升沿触发的功能...
2014-01-01
134 次
1108 浏览
4
基于AVR单片机捕捉功能实现高精度的周期测量.原理就是将被测信号作为ICP1的输入,被测信号的上升(下降)沿作为输入捕捉的触发信号.捕捉事件发生的时间印记由硬件自动 同步复制到ICR1中,因此所得到
基于AVR单片机捕捉功能实现高精度的周期测量.原理就是将被测信号作为ICP1的输入,被测信号的上升(下降)沿作为输入捕捉的触发信号.捕捉事件发生的时间印记由硬件自动 同步复制到ICR1中,因此所得到...
2014-11-28
162 次
1155 浏览
5
功能:输出PWM信号
功能:输出PWM信号,通过滤波电实现DAC转换。由KEY1控制PWM的占空比,每按一次按键将会改变一次PWM的占空比。该程序是在LPC2104上测试通过的...
2016-03-21
136 次
1074 浏览
6
8259中断实验,在DVCC-598实验箱上进行,中断信号为按下开关时产生的上升沿 8253发声程序.
8259中断实验,在DVCC-598实验箱上进行,中断信号为按下开关时产生的上升沿 8253发声程序....
2015-04-15
179 次
1110 浏览
7
PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿
PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿...
2014-06-09
199 次
1327 浏览
8
检测上升沿的verilog程序
检测上升沿的verilog程序,有验证程序,可用synplify验证...
2014-08-28
187 次
1204 浏览
9
用VHDL原理图输入的方法实现
D触发器
的功能
用VHDL原理图输入的方法实现D触发器的功能...
2014-08-20
160 次
1074 浏览
10
通过在进程1中检测时钟上升沿
通过在进程1中检测时钟上升沿,循环累加,触发进程2,一次输出高电平,使灯发光...
2013-12-22
124 次
1069 浏览
用户登录
登录后可下载更多技术资源
×
加载中...
加载登录表单中...
用户注册
送10积分
加入工程师资源平台
×
加载中...
加载注册表单中...
找回密码
通过邮箱重置您的账号密码
×
加载中...
加载表单中...
需要登录
登录后即可使用更多功能
×
新用户注册即送10积分,可用于下载资源
👋
退出登录
确认要退出当前账号吗?
×
退出后需要重新登录才能下载资源