搜索：分频 - 虫虫下载站

VHDL/FPGA/Verilog 任意奇数分频

任意奇数分频，只要修改N即可实现可验证

https://www.eeworm.com/dl/663/344912.html

下载: 174

查看: 1023

单片机开发  16c54四位LED时钟显示程序使用4M晶振TMR0滪分频为1：16 TMRO的循环时间为4.096MS 244次为一秒

16c54四位LED时钟显示程序使用4M晶振TMR0滪分频为1：16 TMRO的循环时间为4.096MS 244次为一秒

https://www.eeworm.com/dl/648/345625.html

下载: 196

查看: 1115

VHDL/FPGA/Verilog 用VERILOG HDL实现的任意频率分频器源代码

用VERILOG HDL实现的任意频率分频器源代码，是一个通用的程序

https://www.eeworm.com/dl/663/348172.html

下载: 145

查看: 1077

VHDL/FPGA/Verilog 0到255任意整数半整数分频Verilog HDL.rar

0到255任意整数半整数分频Verilog HDL.rar

https://www.eeworm.com/dl/663/349456.html

下载: 155

查看: 1081

VHDL/FPGA/Verilog 本文使用实例描述了在 FPGA/CPLD 上使用 VHDL 进行分频器设计

本文使用实例描述了在 FPGA/CPLD 上使用 VHDL 进行分频器设计，包括偶数分频、非 50％占空比和 50％占空比的奇数分频、半整数（N+0.5）分频、小数分频、分数分频以及积分分频。所有实现均可通过 Synplify Pro 或 FPGA 生产厂商的综合器进行综合，形成可使用的电路，并在 ModelSim 上进行验证。 ...

https://www.eeworm.com/dl/663/349872.html

下载: 81

查看: 1053

VHDL/FPGA/Verilog 数控分频的一个工程---包括vhdl源程序和编译后产生的相关文件

数控分频的一个工程---包括vhdl源程序和编译后产生的相关文件

https://www.eeworm.com/dl/663/350243.html

下载: 108

查看: 1038

VHDL/FPGA/Verilog 实现任意小数分频的VHDL源代码

实现任意小数分频的VHDL源代码，方便，快捷，提供丰富的资料可供参考，希望大家喜欢

https://www.eeworm.com/dl/663/352843.html

下载: 32

查看: 1058

VHDL/FPGA/Verilog 数控分频器的设计数控分频器的功能就是当在输入端给定不同输入数据时

数控分频器的设计数控分频器的功能就是当在输入端给定不同输入数据时，将对输入的时钟信号有不同的分频比，数控分频器就是用计数值可并行预置的加法计数器设计完成的，方法是将计数溢出位与预置数加载输入信号相接即可。 ...

https://www.eeworm.com/dl/663/353705.html

下载: 183

查看: 1075

VHDL/FPGA/Verilog 应用VHDL语言将高稳晶振分频得到1pps

应用VHDL语言将高稳晶振分频得到1pps，使用GPS的1pps信号作为触发

https://www.eeworm.com/dl/663/354674.html

下载: 149

查看: 1034

VHDL/FPGA/Verilog 偶数分频

偶数分频，包括验证程序，verilog实现，可综合

https://www.eeworm.com/dl/663/355002.html

下载: 168

查看: 1009

搜索结果

按分类筛选