搜索结果
找到约 250 项符合
分频器 的查询结果
按分类筛选
- 全部分类
- VHDL/FPGA/Verilog (82)
- 技术资料 (72)
- 单片机编程 (16)
- 其他 (11)
- 教程资料 (11)
- 嵌入式/单片机编程 (7)
- 可编程逻辑 (4)
- 单片机开发 (4)
- 系统设计方案 (4)
- 软件设计/软件工程 (4)
- VIP专区 (4)
- 模拟电子 (3)
- 技术教程 (2)
- 汇编语言 (2)
- 中间件编程 (2)
- RFID编程 (2)
- 电路图 (1)
- 笔记 (1)
- 应用设计 (1)
- 器件手册 (1)
- 电子书籍 (1)
- VHDL/Verilog/EDA源码 (1)
- 行业应用文档 (1)
- DSP编程 (1)
- 通讯/手机编程 (1)
- 操作系统开发 (1)
- 书籍源码 (1)
- 其他文档 (1)
- 技术书籍 (1)
- 其他书籍 (1)
- ARM (1)
- 通信网络 (1)
- 文件格式 (1)
- 文章/文档 (1)
- matlab例程 (1)
- 其他嵌入式/单片机内容 (1)
VHDL/FPGA/Verilog 2.5分频器。算是小数分频的一个例子。我们以前做实验的时候用来写实验报告滴~还有好多呢
2.5分频器。算是小数分频的一个例子。我们以前做实验的时候用来写实验报告滴~还有好多呢，慢慢上传吧~
VHDL/FPGA/Verilog 利用计数器和分频器设计一个实时的时钟。一共需要1个模24计数器、2个模6计数器、2个模10计数器、一个生成1Hz的分频器和6个数码管解码器。最终用HEX5~HEX4显示小时（0~23）
利用计数器和分频器设计一个实时的时钟。一共需要1个模24计数器、2个模6计数器、2个模10计数器、一个生成1Hz的分频器和6个数码管解码器。最终用HEX5~HEX4显示小时（0~23），用HEX3~HEX2显示分钟（0~59），用HEX1~HEX0显示秒钟（0~59）。 ...
嵌入式/单片机编程 自己做的VHDL交通灯控制器；分频器、信号控制器、时钟模块；EDA； 通过了仿真、运行。时间可以设置为随意的两位数.
自己做的VHDL交通灯控制器；分频器、信号控制器、时钟模块；EDA；
通过了仿真、运行。时间可以设置为随意的两位数.
单片机开发 本文介绍了两种分频系数为整数或半整数的可控分频器的设计方法。其中之一可以实现50％的奇数分频。利用VHDL语言编程
本文介绍了两种分频系数为整数或半整数的可控分频器的设计方法。其中之一可以实现50％的奇数分频。利用VHDL语言编程，并用QUARTERS||4.0进行仿真，用 FPGA 芯片实现。
关键词：半整数，可控分频器，VHDL, FPGA
VHDL/FPGA/Verilog 分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的PLL
分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的PLL，Xilinx的DLL)来进行时钟的分频、倍频以及相移设计，但是，对于时钟要求不太严格的设计，通过自主设计进行时钟分频的实现方法仍然非常流行。首先这种方法可以节省锁相环资源，再者，这种方式只消耗不多的逻辑单 ...
VHDL/FPGA/Verilog verilog
verilog，4、5分频器，5分频器占空比3：2
matlab例程 电子通信系统的建模与仿真 第4章 电子线路仿真试验 4.1 信号合并 4.2 微积分 4.3 触发器 4.4 分频器 4.5 使能开关 4.6 编程开关 4.7 移位寄存器
电子通信系统的建模与仿真
第4章 电子线路仿真试验
4.1 信号合并
4.2 微积分
4.3 触发器
4.4 分频器
4.5 使能开关
4.6 编程开关
4.7 移位寄存器
4.8 整流电路
4.9 驻波演示
4.10 超外差式接收机