搜索结果
找到约 10,476 项符合
分频功率 的查询结果
按分类筛选
VHDL/FPGA/Verilog 分频器的vhdl描述
分频器的vhdl描述，在源代码中完成对时钟信号CLK的2分频,4分频,8分频,16分频
其他 VHDL 的一个流水灯程序 开发平台Quartusii 使用的延时方法为分频思想
VHDL 的一个流水灯程序 开发平台Quartusii
使用的延时方法为分频思想
VHDL/FPGA/Verilog 关于基数分频技巧设计,基于VHDL语言,对实际设计有帮助
关于基数分频技巧设计,基于VHDL语言,对实际设计有帮助
VHDL/FPGA/Verilog 数控分频器的输出信号频率为输入数据的函数。用传统的方法设计,其设计过程和电路都比较复杂,且设计成 果的可修改性和可移植性都较差。基于VHDL 的数控分频器设计,整个过程简单、快捷,极易修改,可移植性
数控分频器的输出信号频率为输入数据的函数。用传统的方法设计,其设计过程和电路都比较复杂,且设计成
果的可修改性和可移植性都较差。基于VHDL 的数控分频器设计,整个过程简单、快捷,极易修改,可移植性强。他可利用
并行预置数的加法计数器和减法计数器实现。广泛应用于电子仪器、乐器等数字电子系统中。 ...
嵌入式/单片机编程 4位可逆计数器：将50MHz的时钟进行 分频后的结果作为时钟控制
4位可逆计数器：将50MHz的时钟进行 分频后的结果作为时钟控制，根据输入进行条件判断，再通过设置一个四位的向量将结果输出，利用数码管显示在实验板上
VHDL/FPGA/Verilog verilog实现的奇数分频器 针对任何规模的奇数分频
verilog实现的奇数分频器 针对任何规模的奇数分频
其他 十二音阶和八度分频的硬件描述语言VHDL程序
十二音阶和八度分频的硬件描述语言VHDL程序，测试通过成功
VHDL/FPGA/Verilog 分别用分频比交错法及累加器分频法完成非整数分频器设计。
分别用分频比交错法及累加器分频法完成非整数分频器设计。
VHDL/FPGA/Verilog 电子琴VHDL程序包含有：顶层程序、音阶发生器程序、数控分频模块程序和自动演奏模块程序。
电子琴VHDL程序包含有：顶层程序、音阶发生器程序、数控分频模块程序和自动演奏模块程序。
VHDL/FPGA/Verilog 一个任意整数分频程序,采用VHDL语言编写
一个任意整数分频程序,采用VHDL语言编写，编译通过