搜索：分线器 - 虫虫下载站

VHDL/FPGA/Verilog 该源码为VHDL语言编写的分频器

该源码为VHDL语言编写的分频器，在W-4b教学平台上通过验证

https://www.eeworm.com/dl/663/343448.html

下载: 195

查看: 1066

其他  分频器

分频器，用于时钟信号的分频及倍频，供专业人事学习研究使用

https://www.eeworm.com/dl/534/343673.html

下载: 23

查看: 1025

VHDL/FPGA/Verilog 用VERILOG HDL实现的任意频率分频器源代码

用VERILOG HDL实现的任意频率分频器源代码，是一个通用的程序

https://www.eeworm.com/dl/663/348172.html

下载: 145

查看: 1077

VHDL/FPGA/Verilog 本文使用实例描述了在 FPGA/CPLD 上使用 VHDL 进行分频器设计

本文使用实例描述了在 FPGA/CPLD 上使用 VHDL 进行分频器设计，包括偶数分频、非 50％占空比和 50％占空比的奇数分频、半整数（N+0.5）分频、小数分频、分数分频以及积分分频。所有实现均可通过 Synplify Pro 或 FPGA 生产厂商的综合器进行综合，形成可使用的电路，并在 ModelSim 上进行验证。 ...

https://www.eeworm.com/dl/663/349872.html

下载: 81

查看: 1053

VHDL/FPGA/Verilog 数控分频器的设计数控分频器的功能就是当在输入端给定不同输入数据时

数控分频器的设计数控分频器的功能就是当在输入端给定不同输入数据时，将对输入的时钟信号有不同的分频比，数控分频器就是用计数值可并行预置的加法计数器设计完成的，方法是将计数溢出位与预置数加载输入信号相接即可。 ...

https://www.eeworm.com/dl/663/353705.html

下载: 183

查看: 1075

其他书籍  CADEN里面差分线的使用总结希望对新手有所帮助

CADEN里面差分线的使用总结希望对新手有所帮助

https://www.eeworm.com/dl/542/358999.html

下载: 104

查看: 1029

VHDL/FPGA/Verilog fredivn.vhd 偶数分频 fredivn1.vhd 奇数分频 frediv16.vhd 16分频 PULSE.vhd 数控分频器

fredivn.vhd 偶数分频 fredivn1.vhd 奇数分频 frediv16.vhd 16分频 PULSE.vhd 数控分频器

https://www.eeworm.com/dl/663/369327.html

下载: 105

查看: 1090

VHDL/FPGA/Verilog 主时钟为15.36MHz的带选通的8位输出分频器

主时钟为15.36MHz的带选通的8位输出分频器，可得到100Hz,120Hz,1kHz,10kHz的频率

https://www.eeworm.com/dl/663/372294.html

下载: 48

查看: 1052

VHDL/FPGA/Verilog 该模块为分频器

该模块为分频器，将1KHZ的时钟频率分频成每分钟一次的时钟频率事实上，该源码可以实现任意整数的分频，主要让N的值设置好相应的数字

https://www.eeworm.com/dl/663/375233.html

下载: 155

查看: 1057

VHDL/FPGA/Verilog 利用VHDL语言描述的5分频器（改变程序中m1,m2值

利用VHDL语言描述的5分频器（改变程序中m1,m2值，可作为任意奇数分频器）

https://www.eeworm.com/dl/663/376742.html

下载: 51

查看: 1109

搜索结果

按分类筛选