搜索结果
找到约 19,311 项符合
倍频器 的查询结果
按分类筛选
VHDL/FPGA/Verilog 2.5分频器。算是小数分频的一个例子。我们以前做实验的时候用来写实验报告滴~还有好多呢
2.5分频器。算是小数分频的一个例子。我们以前做实验的时候用来写实验报告滴~还有好多呢，慢慢上传吧~
VHDL/FPGA/Verilog 技术分频器。把时钟分为奇数个
技术分频器。把时钟分为奇数个，好像我做出来是个通用的。
系统设计方案 EDA常用计数函数VHDL程序设计,基于VHDL的交通灯设计实例&分频器
EDA常用计数函数VHDL程序设计,基于VHDL的交通灯设计实例&分频器
其他 ％ 直接序列扩频信号检测程序 ％ 检测方法：平方倍频法
％ 直接序列扩频信号检测程序
％ 检测方法：平方倍频法
单片机开发 计数,定时器应用.拨码开关一次只选一个..393作分频器用
计数,定时器应用.拨码开关一次只选一个..393作分频器用
VHDL/FPGA/Verilog VHDL分频器
VHDL分频器，利用分频比较错法，要实现K=324/28=8.3571428571...的分频周期为28，18个8分频和10个9分频循环，所以设一个０到２7的循环计数器，每当1、4、7、10、13、16、19、22、27时进行9分频，其他时为8分频；为使占空比尽量接近50％，需要在每一个8或9分频中设定一下输出几个时钟的0和1。 ...
VHDL/FPGA/Verilog 用vhdl实现的分频器
用vhdl实现的分频器，可产生任意对主时钟的分频，从而是实现不同频率pwm的控制
单片机开发 本文件是延时测试程序；LED灯每隔1秒亮1秒 使用外部22.1184MHz晶振, * 应用PLL倍频到100MHZ.
本文件是延时测试程序；LED灯每隔1秒亮1秒 使用外部22.1184MHz晶振,
* 应用PLL倍频到100MHZ.
VHDL/FPGA/Verilog VHDL实现倍频--偶数倍 分频电路 --分频倍数=2（n+1）
VHDL实现倍频--偶数倍 分频电路
--分频倍数=2（n+1）
系统设计方案 混频器是微波集成电路接收系统中必不可少的部件。此为混频器设计简介
混频器是微波集成电路接收系统中必不可少的部件。此为混频器设计简介，隶属于射频技术应用。