搜索结果
找到约 11,938 项符合
二进制进位 的查询结果
按分类筛选
单片机开发 ＭＣＳ－５１定点运算子程序库
ＭＣＳ－５１定点运算子程序库，定点运算子程序库文件名为DQ51.ASM，为便于使用，先将有关约定说明如下：
１．多字节定点操作数：用[R0]或[R1]来表示存放在由R0或R1指示的连续单元中的数
据。地址小的单元存放数据的高字节。例如：[R0]=123456H，若(R0)=30H，则(30H)=12H，
(31H)=34H，(32H)=56H。
２．运算精度：单次定点 ...
VC书籍 C语言是一种结构化的程序设计语言
C语言是一种结构化的程序设计语言，语言本身简洁、使用灵活方便。既适用于设计和编写大的系统程序，又适用于编写小的控制程序，也适用科学计算。它既有高级语言的特点，又具有汇编语言的特点。运算符丰富，除了提供对数据的算术逻辑运算外，还提供了二进制的位运算。并且也提供了灵活的数据结构。用C语言编写的程序表述灵活 ...
单片机开发 功能：多字节ＢＣＤ码加法和减法 入口条件：字节数在R7中
功能：多字节ＢＣＤ码加法和减法
入口条件：字节数在R7中，被加数在[R0]中，加数在[R1]中。
出口信息：和在[R0]中，最高位进位在CY中。
影响资源：PSW、A、R2 堆栈需求： ２字节
压缩解压 利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试
利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点。
本设计采用自顶向下、混合输入方式（原理图输入—顶层文件连接和VHDL语言输 ...
系统设计方案 本实验通过DOS功能调用编制和调试一个自制时钟程序
本实验通过DOS功能调用编制和调试一个自制时钟程序，要求设置一个新的1ch中断处理程序并常驻内存，实现在屏幕右上角显示当时的时间：按XX:XX:XX形式显示，并且能正确进位，24小时应消零。同时，在显示时间时，DOS系统能正确处理各种命令，正确执行应用程序。 ...
VHDL/FPGA/Verilog EDA课程设计
EDA课程设计，包含源码和文档说明，实现秒表计数和闹钟功能，使用VHDL语言编写
已完成功能
1. 完成时／分／秒的依次显示并正确计数，利用六位数码管显示；
2. 时／分／秒各段个位满10正确进位，秒／分能做到满60向前进位，有系统时间清零功能；
3. 定时器：实现整点报时，通过扬声器发出高低报时声音；
4. 时间设置，也就 ...
VHDL/FPGA/Verilog 数字钟的程序
数字钟的程序，功能说明如下所示：
1.完成秒／分／时的依次显示并正确计数；
2.秒／分／时各段个位满10正确进位，秒／分能做到满60向前进位；
3.定时闹钟：实现整点报时，通过语音设备来实现具体的报时；
4.时间设置，也就是手动调时功能：当认为时钟不准确时，可以分别对分／时钟进行调整
5.可以选择使用12进制计时或者24 ...
汇编语言 实验目的 这次进行的模型机的总体设计
实验目的
这次进行的模型机的总体设计，是在前几次实验田的基础之上进行的。前面几次实验中有算术逻辑运算单元实验，这次实验主要是完成对不带进位和带进位的加减法进行运算。这也是我们这们这次实验中的两个主要的题目。后面我们还有对通用寄存器、指令和微程序控制单元等部分的实验。而这些都是为了让我们更加了解计算机 ...
数学计算 xilinx里的乘法器ip核程序
xilinx里的乘法器ip核程序，booth乘法
wallace tree算法 4-2压缩编码 超前进位加法
系统设计方案 1. 完成时／分／秒的依次显示并正确计数
1. 完成时／分／秒的依次显示并正确计数，利用六位数码管显示；
2. 时／分／秒各段个位满10正确进位，秒／分能做到满60向前进位，有系统时间清零功能；
3. 定时器：实现整点报时，通过扬声器发出高低报时声音；
4. 时间设置，也就是手动调时功能：当认为时钟不准确时，可以分别对分／时钟进行调整；
5. 闹钟：实现分/时闹钟 ...