搜索结果

找到约 10,000 项符合 二分频 的查询结果

按分类筛选

显示更多分类

技术资料 比较可加载和不可加载计数器的不同,介绍用XC3000 XC31000系列进行可加载二进制计数器的设计

When designing a non-loadable counter, the fastestdesigns use some form of prescaler technique t
https://www.eeworm.com/dl/920065.html
下载: 2
查看: 8760

技术资料 GB 3883.12-91 手持式电动工具的安全 第二部分:混凝土振动器(插入式振动器)的专用要求.pdf

资料->【B】电子技术->【B6】品质管理->【1】标准规范(国标、行标、安规、规范)->【国标 GB】->GB 3883 手持式电动工具的安全 全套->GB 3883.12-91 手持式电动工具的安全 第二部分:混凝土振动器(插入式振动器)的专用要求.pdf
https://www.eeworm.com/dl/938902.html
下载: 4
查看: 1640

教程资料 fpga cpld 常见模块设计

fpga cpld 常见模块设计,包括基于fpga 的全数字锁向环,基于fpga cpld 的半整数分频器的设计等,很有用
https://www.eeworm.com/dl/fpga/doc/18455.html
下载: 176
查看: 1149

系统设计方案 fpga cpld 常见模块设计

fpga cpld 常见模块设计,包括基于fpga 的全数字锁向环,基于fpga cpld 的半整数分频器的设计等,很有用
https://www.eeworm.com/dl/678/207836.html
下载: 50
查看: 1127

VHDL/FPGA/Verilog 用VHDL语言实现数显时钟

用VHDL语言实现数显时钟,devid200.vhd为分频模块,scan.vhd为LED扫描模块,timecount.vhd为计数模块
https://www.eeworm.com/dl/663/214088.html
下载: 78
查看: 1074

VHDL/FPGA/Verilog 输入时钟20M

输入时钟20M,波特率为9600,实现串口收发功能,通过修改内部分频系数可实现其它波特率的收发
https://www.eeworm.com/dl/663/309246.html
下载: 194
查看: 1084

技术资料 TL084应用

一款用TL084做的低音分频电路,其主要特点是能自动平衡副箱喇叭的低音不足
https://www.eeworm.com/dl/967690.html
下载: 7
查看: 856

ALTERA FPGA开发软件 Topweaver 1.10

Topweaver 一个很好用的HDL设计工具,能够自动将子模块聚合成一个顶层文件,DLL/PLL资源为我们提供了很好的频率合成方法。但是一些时候人们依然通过编写HDL代码来实现时钟的分频,以实现特殊的分频系数,可调节的占空比和其它DLL/PLL不容易实现的功能。 ...
https://www.eeworm.com/dl/552/13583.html
下载: 145
查看: 1147

技术资料 Topweaver

Topweaver 一个很好用的HDL设计工具,能够自动将子模块聚合成一个顶层文件,DLL/PLL资源为我们提供了很好的频率合成方法。但是一些时候人们依然通过编写HDL代码来实现时钟的分频,以实现特殊的分频系数,可调节的占空比和其它DLL/PLL不容易实现的功能。 ...
https://www.eeworm.com/dl/927044.html
下载: 9
查看: 4430

技术资料 Topweaver 1.10

Topweaver 一个很好用的HDL设计工具,能够自动将子模块聚合成一个顶层文件,DLL/PLL资源为我们提供了很好的频率合成方法。但是一些时候人们依然通过编写HDL代码来实现时钟的分频,以实现特殊的分频系数,可调节的占空比和其它DLL/PLL不容易实现的功能。 ...
https://www.eeworm.com/dl/928436.html
下载: 7
查看: 5351