搜索：乘法器 - 虫虫下载站

VHDL/FPGA/Verilog 脉动乘法器：一个GF(2m)域上的Digit-Serial 脉动结构（Systolic）的乘法器

脉动乘法器：一个GF(2m)域上的Digit-Serial 脉动结构（Systolic）的乘法器

https://www.eeworm.com/dl/663/319369.html

下载: 101

查看: 1428

VHDL/FPGA/Verilog 8*8乘法器及其测试：采用booth编码的乘法器：1． ultipler_quick_add_4 即4位的并行全加器

8*8乘法器及其测试：采用booth编码的乘法器：1． ultipler_quick_add_4 即4位的并行全加器，在这里主要起了两个作用：第一个是在求部分积单元时，当编码为3x时用来输出部分积；另外一个是在将部分积加起来时，求3到6位时所用到。 2． ultiplier_quick_add_5 即5位的并行全加器，这里用来分别计算积的7到11位和12到16位。 3 ...

https://www.eeworm.com/dl/663/319376.html

下载: 82

查看: 1097

VHDL/FPGA/Verilog 16*16有符号乘法器的 &#61548 编码方式：Booth编码

16*16有符号乘法器的 &#61548 编码方式：Booth编码， &#61548 拓扑结构：简单阵列 &#61548 加法器：Ripple Carry Adder

https://www.eeworm.com/dl/663/319379.html

下载: 194

查看: 1224

其他  移位相加8位硬件乘法器电路设计乘法器是数字系统中的基本逻辑器件

移位相加8位硬件乘法器电路设计乘法器是数字系统中的基本逻辑器件，在很多应用中都会出现如各种滤波器的设计、矩阵的运算等。本实验设计一个通用的8位乘法器。

https://www.eeworm.com/dl/534/325470.html

下载: 60

查看: 1201

VHDL/FPGA/Verilog 好用的浮点乘法器

好用的浮点乘法器，可完成32位IEEE格式的浮点乘法，经过仿真通过

https://www.eeworm.com/dl/663/327842.html

下载: 42

查看: 1050

系统设计方案  本压缩包里含有一4位乘法器及PDF书记一本

本压缩包里含有一4位乘法器及PDF书记一本，其中PDF书记钟含有百例各种VHDL实例

https://www.eeworm.com/dl/678/334824.html

下载: 159

查看: 1025

VHDL/FPGA/Verilog 实现了VHDL乘法器

实现了VHDL乘法器，8位乘法操作的完成

https://www.eeworm.com/dl/663/335670.html

下载: 65

查看: 1089

数据结构  使用加法器树乘法器实现8位乘法运算

使用加法器树乘法器实现8位乘法运算，VHDL语言予以实现

https://www.eeworm.com/dl/654/335675.html

下载: 174

查看: 1247

汇编语言  主題 : Low power Modified Booth Multiplier 介紹 : 為了節省乘法器面積、加快速度等等

主題 : Low power Modified Booth Multiplier 介紹 : 為了節省乘法器面積、加快速度等等，許多文獻根據乘法器中架構提出改進的方式，而其中在1951年，A. D. Booth教授提出了一種名為radix-2 Booth演算法，演算法原理是在LSB前一個位元補上“0”，再由LSB至MSB以每兩個位元為一個Group，而下一個Group的LSB會與上一個Group ...

https://www.eeworm.com/dl/644/340506.html

下载: 98

查看: 1090

VHDL/FPGA/Verilog 移位乘法器的输入为两个4位操作数a和b

移位乘法器的输入为两个4位操作数a和b，启动乘法器由stb控制，clk信号提供系统定时。乘法器的结果为8位信号result,乘法结束后置信号done为1. 乘法算法采用原码移位乘法，即对两个操作数进行逐位的移位相加，迭代4次后输出结果。具体算法： 1. 被乘数和乘数的高位补0，扩展成8位。 2. 乘法依次向右移位，并检查其最低 ...

https://www.eeworm.com/dl/663/340895.html

下载: 78

查看: 1092

搜索结果

按分类筛选