搜索：三分频电路 - 虫虫下载站

VHDL/FPGA/Verilog 实现对时钟信号的技术分频

实现对时钟信号的技术分频，程序简单易懂，对于初学VHDL者来说，提供了一个良好的方法。

https://www.eeworm.com/dl/663/441987.html

下载: 44

查看: 1061

VHDL/FPGA/Verilog 一种实现任意整数分频的ＶＨＤＬ源代码

一种实现任意整数分频的ＶＨＤＬ源代码，已经经过调试

https://www.eeworm.com/dl/663/442124.html

下载: 58

查看: 1058

其他  VERILOG实现无分频时钟

VERILOG实现无分频时钟，包括测试文件，经过验证可用

https://www.eeworm.com/dl/534/442181.html

下载: 29

查看: 1043

VHDL/FPGA/Verilog 参数化分频器

参数化分频器，以5为例，能很方便的扩展到参数N

https://www.eeworm.com/dl/663/444425.html

下载: 105

查看: 1031

VHDL/FPGA/Verilog 半整数分频器的实现（verilog）

半整数分频器的实现（verilog），本文以6.5分频为例！很实用的！

https://www.eeworm.com/dl/663/446885.html

下载: 45

查看: 1087

文件格式  标签： Verilog 分频器 N倍奇数分频器.(Verilog) N_odd_divider.v / Verilog module N_odd_divider (

标签： Verilog 分频器 N倍奇数分频器.(Verilog) N_odd_divider.v / Verilog module N_odd_divider (

https://www.eeworm.com/dl/639/448063.html

下载: 71

查看: 1066

VHDL/FPGA/Verilog 分频器的vhdl描述

分频器的vhdl描述，在源代码中完成对时钟信号CLK的2分频,4分频,8分频,16分频

https://www.eeworm.com/dl/663/448084.html

下载: 27

查看: 1052

文章/文档  成像技术似懂非懂的大赛分分速度所担负三分速度分似懂非懂三

成像技术似懂非懂的大赛分分速度所担负三分速度分似懂非懂三

https://www.eeworm.com/dl/652/451062.html

下载: 182

查看: 1014

其他  VHDL 的一个流水灯程序开发平台Quartusii 使用的延时方法为分频思想

VHDL 的一个流水灯程序开发平台Quartusii 使用的延时方法为分频思想

https://www.eeworm.com/dl/534/451774.html

下载: 167

查看: 1210

VHDL/FPGA/Verilog 关于基数分频技巧设计,基于VHDL语言,对实际设计有帮助

关于基数分频技巧设计,基于VHDL语言,对实际设计有帮助

https://www.eeworm.com/dl/663/452308.html

下载: 52

查看: 1042

搜索结果

按分类筛选