搜索结果
找到约 26,245 项符合
三分频电路 的查询结果
其他 能够实现0~99的任意分频,并实现输出频率50％的占空比
能够实现0~99的任意分频,并实现输出频率50％的占空比
嵌入式/单片机编程 关于在FPGA或CPLD锁相环PLL原理与应用,介绍用FPGA的分频技术.
关于在FPGA或CPLD锁相环PLL原理与应用,介绍用FPGA的分频技术.
VHDL/FPGA/Verilog 5倍分频的vhdl代码
5倍分频的vhdl代码，经验证此代码是正确的，并且已经使用。
VHDL/FPGA/Verilog 任意分频的vhdl实现
任意分频的vhdl实现，若需要具体参数，只需改变程序中的分频参数即可实现。
VHDL/FPGA/Verilog 这是关于2分频的vhdl实现和verilog hdl实现
这是关于2分频的vhdl实现和verilog hdl实现，都已经仿真验证了其正确性，大家可以对比参考。
其他书籍 内容是有关手机射频电路的设计
内容是有关手机射频电路的设计，希望对大家很有用
单片机开发 计数,定时器应用.拨码开关一次只选一个..393作分频器用
计数,定时器应用.拨码开关一次只选一个..393作分频器用
VHDL/FPGA/Verilog VHDL分频器
VHDL分频器，利用分频比较错法，要实现K=324/28=8.3571428571...的分频周期为28，18个8分频和10个9分频循环，所以设一个０到２7的循环计数器，每当1、4、7、10、13、16、19、22、27时进行9分频，其他时为8分频；为使占空比尽量接近50％，需要在每一个8或9分频中设定一下输出几个时钟的0和1。 ...
中间件编程 用以实现信号的任意分频
用以实现信号的任意分频，用于信号的精确分频
VHDL/FPGA/Verilog 用vhdl实现的分频器
用vhdl实现的分频器，可产生任意对主时钟的分频，从而是实现不同频率pwm的控制