找到约 1,933 条结果
www.eeworm.com
DMA传送的过程是什么样的？画出流程。
DMA有哪些操作方式？各有什么特点。
简述DMA控制器的两个工作状态的特点。
试设计一种在8088大模式下与8237连接的基本电路图。
2013-11-18 02:28:01
下载 196
查看 1,053
www.eeworm.com
别以为解密是什么很不光彩的事情，离开了我们这些CRACKER，软件加密水平也不会有很大的提高。就好比武侠小说里写的一样，武功要相互切磋才会不断进步。
2016-06-26 10:58:01
下载 47
查看 1,045
www.eeworm.com
谜题中会预先填入若干数字, 其它方格为空白, 玩家得依谜题中的数字分布状况, 逻辑推敲出剩下的空格里是什么数字。
2014-01-13 11:34:02
下载 141
查看 1,213
www.eeworm.com
1.RTP概述
1.1，RTP是什么
TP全名是Real-time Transport Protocol（实时传输协议）。
2022-06-26 09:30:02
下载 10
查看 6,603
www.eeworm.com
先给初学者一个简单的科普，因为几年前我和人家说起BMS，大部分是不知道是什么
东西。
2022-08-10 00:10:02
下载 11
查看 1,214
www.eeworm.com
在“第二章运算放大器的使用方法”、“第三章晶体管、晶体二极管的使用方法”中，叙述了晶体三极管和二极管是什么，以及它们的基本功能。在“第四章电阻器和电容器的使用方法”中，介绍了电阻和电容的种类与特征。
2022-08-20 18:40:02
下载 2
查看 8,020
www.eeworm.com
nbsp;
有幸做了个项目，其中使用到了单片机和上位机通讯的程序，上位机用组态实现功能，探索了些方法，写出来和大家分享一下，这些知识本不是什么秘密
2022-09-11 06:30:02
下载 10
查看 5,396
www.eeworm.com
电压串联反馈和电流并联反馈）；负反 馈的优点（降低放大器的增益灵敏度，改变输入电阻和输出电阻，改善放大器的线性和非 线性失真，有效地扩展放大器的通频带，自动调节作用）
3、基尔霍夫定理的内容是什么
2022-09-15 19:40:02
下载 9
查看 4,134
www.eeworm.com
根据DDR2-SDRAM的特点，选择合适的内存调度方案，采用Verilog HDL语言设计实现了该高速实时数据采集系统，并对系统功能进行验证与分析，结果表明本设计完全能够满足系统的性能指标。
2013-06-24 00:40:01
下载 121
查看 1,222
www.eeworm.com
本论文中的主控制器采用Verilog HDL作为硬件描述语言，系统在QuartusⅡ，ModelSim和Synplify软件平台下开发，并在硬件上得到实现，达到了预期效果。
2013-07-21 02:00:01
下载 196
查看 1,222
www.eeworm.com
根据DDR2-SDRAM的特点，选择合适的内存调度方案，采用Verilog HDL语言设计实现了该高速实时数据采集系统，并对系统功能进行验证与分析，结果表明本设计完全能够满足系统的性能指标。
2013-06-24 06:50:02
下载 59
查看 1,157
www.eeworm.com
的寄存器传输级设计和SystemC的可综合语言子集，以及根据作者设计经历归结的RTL设计准则和经验；接口、端口和通道等SystemC行为建模实例——片上总线系统；SystemC与VHDL/Verilog HDL
2014-11-29 12:06:02
下载 45
查看 1,363
www.eeworm.com
FPGA技巧Xilinx.pdf
HuaWei Verilog 约束.rar
Synplify工具使用指南(华为文档)[1].rar.rar
Verilog HDL
2021-11-05 15:00:01
下载 11
查看 3,223
www.eeworm.com
SystemVerilog 语言简介
SystemVerilog是一种硬件描述和验证语言（HDVL），它基于IEEE 1364-2001Verilog硬件描述语言（HDL），并对其进行了扩展
2022-07-01 01:50:02
下载 3
查看 4,009
www.eeworm.com
根据DDR2-SDRAM的特点，选择合适的内存调度方案，采用Verilog HDL语言设计实现了该高速实时数据采集系统，并对系统功能进行验证与分析，结果表明本设计完全能够满足系统的性能指标。
2023-06-26 23:10:03
下载 3
查看 1,931
www.eeworm.com
根据DDR2-SDRAM的特点，选择合适的内存调度方案，采用Verilog HDL语言设计实现了该高速实时数据采集系统，并对系统功能进行验证与分析，结果表明本设计完全能够满足系统的性能指标。
2024-04-05 09:50:01
下载 5
查看 8,107
www.eeworm.com
信道编码方案进行了详细的阐述,这是本人制定信道内码解码方案的基础.然后,在对内码解码所有模块进行C语言和MATLAB算法仿真的基础上,完成了内码解码总模块的FPGA设计,系统所有的硬件电路设计都采用了Verilog HDL
2024-05-09 22:50:01
下载 1
查看 9,413
www.eeworm.com
接着采用自顶向下的IC设计方法，通过Verilog HDL语言编程设计了I2C的主、从IP固核。
2024-05-28 01:00:03
下载 6
查看 9,773
www.eeworm.com
The entire circuit is designed to be completed by flexible Verilog HDL language，and
verified by Cadence
2024-10-03 08:50:02
下载 5
查看 8,299
www.eeworm.com
/>一款用于对 WLAN 通信系统的物理层进行仿真、分析和测试的新产品
代码生成Embedded Coder
编译器指令生成，将信号维度作为 #define 进行实施
HDL
2016-07-26 09:43:22
下载 136