找到约 10,000 条结果
www.eeworm.com
This Verilog HDL description implements a UART Version 1.1 : Original Creation 2.1 : added commen
This Verilog HDL description implements a UART
Version 1.1 : Original Creation
2.1 : added comments
www.eeworm.com
IEEE standard Verilog HDL1364-2001.pdf Verilog 学习必备资料
IEEE standard Verilog HDL1364-2001.pdf
Verilog 学习必备资料
www.eeworm.com
用verilog HDL实现I2C Master Controller 的设计
用verilog HDL实现I2C Master Controller 的设计，包括主程序设计和测试程序设计
www.eeworm.com
电子书-RTL Design Style Guide for Verilog HDL540页
电子书-RTL Design Style Guide for Verilog HDL540页
A FF having a fixed input value is generated
www.eeworm.com
XILINX大学合作教材-Verilog+HDL程序设计与实践
XILINX大学合作教材-Verilog+HDL程序设计与实践
www.eeworm.com
USB2.0 IP核,ASIC,FPGA可用,Verilog HDL源代码
USB2.0 IP核,ASIC,FPGA可用,Verilog HDL源代码
www.eeworm.com
使用Verilog-HDL设计2位-16进制计数器
实验内容及步骤： 1.使用Verilog HDL设计2位 16进制计数器,由DE2的KEY0输入计数值，在HEX1，HEX0上显示计数值。
www.eeworm.com
有限状态机和可综合风格的Verilog HDL
由于Verilog HDL和 VHDL 行为描述用于综合的历史还只有短短的几年，可综合风格的Verilog HDL 和VHDL的语法只是它们各自语言的一个子集。
www.eeworm.com
Verilog 语言综合实践入门 Verilog HDL Synthesis A Practical Primer.pdf
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->Verilog 语言综合实践入门 Verilog HDL Synthesis