找到约 1,933 条结果
www.eeworm.com

讲解verilog HDL的经典图书。Thomas和Moorby编著

讲解verilog HDL的经典图书。Thomas和Moorby编著,内容涵盖了:行为建模、并发进程、逻辑级建模、高级时序、逻辑综合、行为综合等方面的内容。
2014-01-07 22:55:11 下载 30 查看 1,094
www.eeworm.com

本程序是在传输流传输过程中对节目时钟字段进行检测与修改,采用Verilog HDL 语言进行编程。

本程序是在传输流传输过程中对节目时钟字段进行检测与修改,采用Verilog HDL 语言进行编程。
2013-12-27 10:26:01 下载 183 查看 1,119
www.eeworm.com

包中包括, DW8051完整的Verilog HDL代码 两本手册: DesignWare Library DW8051 MacroCell, Datasheet DesignWare DW8

包中包括, DW8051完整的Verilog HDL代码 两本手册: DesignWare Library DW8051 MacroCell, Datasheet DesignWare DW8051
2013-12-21 02:00:06 下载 78 查看 1,651
www.eeworm.com

FPGA Verilog HDL设计温度传感器ds18b20温度读取并通过lcd1620和数码管显示

FPGA Verilog HDL设计温度传感器ds18b20温度读取并通过lcd1620和8位LED数码管显示的QUARTUS II 12.0工程文件,包括完整的设计文件.V源码,可以做为你的学习及设计参考

2022-01-30 04:30:01 下载 8 查看 9,556
www.eeworm.com

bison源代码.bison 是替代yacc的语法分析程序生成器. yacc是 Yet Another Compiler Compiler的缩写. bison又是什么呐 是一个生成可以分析文本文件结构

bison源代码.bison 是替代yacc的语法分析程序生成器. yacc是 Yet Another Compiler Compiler的缩写. bison又是什么呐 是一个生成可以分析文本文件结构的程序的程序
2013-12-22 20:05:06 下载 34 查看 1,221
www.eeworm.com

数字集成电路设计入门 --从HDL到版图 于敦山 北大微电子学系 Verilog完整课件

数字集成电路设计入门 --从HDL到版图 于敦山 北大微电子学系 Verilog完整课件,是学习verilog HDL的很好的参考资料。
2013-12-23 15:25:02 下载 72 查看 1,209
www.eeworm.com

步进电机位置系统 步进电机位置系统block symbol file 步进电机位置系统的Verilog HDL程序设计 已编译通过

步进电机位置系统 步进电机位置系统block symbol file 步进电机位置系统的Verilog HDL程序设计 已编译通过
2014-01-03 08:50:01 下载 180 查看 1,109
www.eeworm.com

本程序是在一位全加器的基础上设计一个16位的加法器,用Verilog HDL语言描述.

本程序是在一位全加器的基础上设计一个16位的加法器,用Verilog HDL语言描述.
2013-12-03 09:47:09 下载 127 查看 1,916
www.eeworm.com

王金明:《Verilog HDL 程序设计教程》程序 把程序部分单独列出来 让你跳过大段文字直接接触源程序

王金明:《Verilog HDL 程序设计教程》程序 把程序部分单独列出来 让你跳过大段文字直接接触源程序
2013-12-16 21:00:07 下载 183 查看 1,104
www.eeworm.com

这个文件中是UltraEdit的一些格式化文件说明 由于原来的 UltraEdit 不支持 HDL 语言的格式化显示

这个文件中是UltraEdit的一些格式化文件说明 由于原来的 UltraEdit 不支持 HDL 语言的格式化显示,把文件解压得到的 wordfile.txt替换其安装目录下的 wordfile.txt
2014-08-28 07:30:24 下载 150 查看 1,188
www.eeworm.com

Verilog HDL基本结构 数据类型及常量、变量 运算符及表达式 语句 赋值语句和块语句 条件语句 ...

Verilog HDL基本结构 数据类型及常量、变量 运算符及表达式 语句 赋值语句和块语句 条件语句 ...
2017-07-02 20:45:01 下载 52 查看 1,115
www.eeworm.com

介绍Verilog HDL, 内容包括: – Verilog应用 – Verilog语言的构成元素 – 结构级描述及仿真 – 行为级描述及仿真 – 延时的特点及说明 – 介绍Verilog

介绍Verilog HDL, 内容包括: – Verilog应用 – Verilog语言的构成元素 – 结构级描述及仿真 – 行为级描述及仿真 – 延时的特点及说明 – 介绍Verilog
2013-12-19 09:22:05 下载 138 查看 1,127
www.eeworm.com

C++是一门语言,语言是什么您知道吗??就是让计算机执行某一操作的语句集合,C++什么都可以做,做什么都可以.就像其它语言一样

C++是一门语言,语言是什么您知道吗??就是让计算机执行某一操作的语句集合,C++什么都可以做,做什么都可以.就像其它语言一样
2013-12-01 06:18:17 下载 114 查看 1,068
www.eeworm.com

减1计数器 一、设计要求 用Verilog HDL语言设计一个计数器。 要求计数器具有异步置位/复位功能

减1计数器 一、设计要求 用Verilog HDL语言设计一个计数器。 要求计数器具有异步置位/复位功能,可以进行自增和自减计数,其计数周期为2^N(N为二进制位数)。
2015-03-28 00:30:01 下载 35 查看 1,598
www.eeworm.com

practical_lift_controller 实用电梯控制器 实用电梯控制系统block symbol file 实用电梯控制器的Verilog HDL程设计

practical_lift_controller 实用电梯控制器 实用电梯控制系统block symbol file 实用电梯控制器的Verilog HDL程设计
2016-09-06 20:09:02 下载 28 查看 1,104
www.eeworm.com

第1 章 体系结构 第1 问: Q:请问在初始化CPU 堆栈的时候一开始在执行mov r0, LR 这句指令时处理器是什么模式 A:复位后的模式,即管理模式.

第1 章 体系结构 第1 问: Q:请问在初始化CPU 堆栈的时候一开始在执行mov r0, LR 这句指令时处理器是什么模式 A:复位后的模式,即管理模式.
2013-12-30 01:13:01 下载 79 查看 1,089
www.eeworm.com

一个经过DE2板验证的数字移相信号发生器的HDL原代码!曾经能够获奖的,工程设计的好东西!

一个经过DE2板验证的数字移相信号发生器的HDL原代码!曾经能够获奖的,工程设计的好东西!
2015-11-27 00:01:01 下载 47 查看 1,115
www.eeworm.com

【目录信息】 第一部分 准备程序员考试 第1章 程序员考试指南 1 1.1 程序员考试的形式是什么 2 1.2 考试包含哪些内容 2 1.2.1 声明和访问控制 2 1.2.2

【目录信息】 第一部分 准备程序员考试 第1章 程序员考试指南 1 1.1 程序员考试的形式是什么 2 1.2 考试包含哪些内容 2 1.2.1 声明和访问控制 2 1.2.2 流控制和异常处理
2014-08-06 23:45:02 下载 191 查看 1,106
www.eeworm.com

这是一个好东西

这是一个好东西,是什么我也不知道,如果你知道是什么,请联系,跟我说一下
2017-11-02 01:18:06 下载 2 查看 58
www.eeworm.com

梦想世界社区

梦想世界社区,我修改的无错版,为了看看是什么东西,不过现在还是不知道是什么东西,总之 哎
2013-12-31 11:18:01 下载 70 查看 1,035
‹ 上一页 1 ... 38 39 40 41 42 43 44 45 46 47 48 ... 97 下一页 ›